1.在CPU内外常需设置多级高速缓存（Cache），其主要目的是提高CPU访问主存数据或指令的效率
2.CPU中的程序计数器PC用于保存要执行的指令的地址，访问内存时，需先将内存地址送入存储器地址寄存器MAR中，向内存写入数据时，待写入的数据要先放入数据寄存器MUR。程序中的指令一般放在内存中，要执行时，首先要访问内存取得指令并保存在指令寄存器IR中。
计算机中指令的执行过程一般分为取指令、分析指令并获取操作数、运算和传送结果等阶段，每条指令被执行时都要经过这几个阶段。若CPU要执行的指令为:MOV RO，# I00（即将数值100传送到寄存器R0中），则CPU首先要完成的操作是将要执行的指令的地址送入程序计数器PC，访问内存以获取指令。
3.计算机类与鼠标类的关系是聚合关系
4.CPU由运算器和控制器两个部件组成，而运算器和控制器中都含有寄存器。
指令周期（Instruction Cycle）：取出并执行一条指令的时间。
总线周期（BUS Cycle）：也就是一个访存储器或I/O端口操作所用的时间。
时钟周期（Clock Cycle）：又称震荡周期，是处理操作的最基本单位。
指令周期、总线周期和时钟周期之间的关系：一个指令周期由若干个总线周期组成，而一个总线周期时间又包含有若干个时钟周期。
一个总线周期包含一个（只有取址周期）或多个机器周期。
机器周期：在计算机中，为了便于管理，常把一条指令的执行过程划分为若干个阶段，每一阶段完成一项工作。例如，取指令、存储器读、存储器写等，这每一项工作称为一个基本操作。完成一个基本操作所需要的时间称为机器周期。
DMA响应过程为：DMA控制器对DMA请求判别优先级及屏蔽，向总线裁决逻辑提出总线请求。当CPU执行完当前总线周期即可释放总线控制权。此时总线裁决逻辑输出总线应答，表示DMA已经响应，通过DMA控制器通知I/O接口开始DMA传输。
程序计数器PC：存储下一条要执行指令的地址。
指令寄存器IR：存储即将执行的指令。
主存地址寄存器MAR：用来保存当前CPU所访问的内存单元的地址。
状态条件寄存器PSW：存状态标志与控制标志。
累加寄存器：是一个数据寄存器，在运算过程中暂时存放被操作数和中间运算结果，累加器不能用于长时间地保存一个数据。
CPU可以分为运算器和控制器两个部分
运算器包括：算术逻辑单元ALU、累加寄存器AC、数据缓冲寄存器DR。状态条件寄存器PSW归属有争议，既可以属于运算器，也可以属于控制器。
控制器包括：程序计数器PC、指令寄存器IR、指令译码器ID、时序部件。
8.中断响应时间，是指从发出中断请求到开始进入中断服务程序所需的时间。
9.存储设备按访问速度排序为：通用寄存器> Cache>内存>硬盘
10.GPU是一种高性能的图形处理器，一般采用的是SIMD架构。