焊盘是 PCB 设计里最不起眼、却最容易埋雷的东西。很多人在 Cadence Allegro 16.6 里布线、铺铜、跑 DRC、出 Gerber 一路顺畅可板子回来焊不上、立碑、虚焊回头一查,问题出在几个月前某个晚上随手建的焊盘上。焊盘命名规范、表贴焊盘、通孔焊盘这三件事看着像是新人第一天就该学会的基础操作实际上它是整个设计链条里唯一一个改一次、全网重刷的环节做错一次的代价远比你想象的大。这篇内容是我这些年带新人时反复讲的内部笔记整理版从命名规则为什么要这么定、Pad Designer 里每个参数背后的物理含义、到 0402 表贴盘和 1.0mm 插件通孔盘的完整制作过程都会一条条拆开讲。适合三类人看刚接触 Allegro 建库的新人、从其他 EDA 工具比如 Altium、PADS转过来的老手、以及手里有库但一直被板厂追着问这个盘尺寸没问题吧的工程师。1. 先把焊盘在设计链条里的位置搞清楚1.1 焊盘、封装、器件三者到底是什么关系很多新人上手时会把这三个概念混成一团结果建库的时候逻辑全乱。用一句大白话讲清楚焊盘是点封装是面器件是体。焊盘在 Allegro 里对应的文件是.pad由 Pad Designer 生成它描述的是一块独立的金属铜箔图形——什么形状圆形、矩形、椭圆、八角、多大尺寸、有没有钻孔、钻孔多大、阻焊开窗比铜箔大多少、负片层隔离盘多大、热风焊盘长什么样。这些东西全部封装在一个 pad 文件里跟它放在哪个位置、连什么网络完全无关。封装就是.dra文件本质上是把若干个焊盘按坐标摆好再加上丝印框、装配层轮廓、位号位置、器件高度禁布区Place_Bound。封装里的每一个焊盘编号Pin Number对应原理图符号的一个引脚。器件则是封装 原理图符号 参数描述三者的组合通过网表跟具体电路建立起连接关系。这三层关系决定了一个关键特性焊盘是被引用的不是被复制的。你改一个 pad 文件所有引用它的封装全部跟着变。这是一把双刃剑好处是统一修改效率极高坏处是改错一次整个库污染而且往往是出了板子才发现。1.2 焊盘做错的代价到底有多大我见过太多焊盘引发的血案随便举几个真实场景。第一个是立碑。0402 电阻的焊盘如果内侧间距拉得太大或者两端焊盘面积不对称回流焊的时候锡膏熔化产生的表面张力两端不平衡元件就会像跷跷板一样竖起来。这种问题在打样阶段可能十个里面坏一两个量产的时候能到百分之几整批货返修。根源往往就是当初画焊盘的时候感觉内侧再留点空间比较保险手一抖多拉了 0.1mm。第二个是通孔盘破环。环宽annular ring是盘径减钻孔再除以二。如果钻孔 0.8mm、盘径只给了 1.0mm环宽只有 0.1mm板厂钻孔对位稍微偏一点环就破了。破环在 IPC 标准里是有明确判定等级的很多客户验厂直接判不合格。更麻烦的是这种问题你在设计文件里看不出来只有切片的时