跨阻放大器TIA的输入输出阻抗是光电检测前端设计里最容易被“虚地”和“理想运放”两个假设掩盖的地方。很多人第一次搭 TIA只盯着反馈电阻 (R_f) 和跨阻增益 (V_{out}/I_{in})结果板子一上电就发现输入节点电压会随光电流动、输出带一点容性负载就振、带宽和噪声总有一个不达标。问题往往不在“跨阻”本身而在输入阻抗和输出阻抗这两个看似简单的参数上。本文围绕跨阻放大器TIA的输入输出阻抗把定义、推导、影响因素、仿真和实测排查一次讲透适合正在做光电二极管前端、光通信接收、激光测距、光谱仪、医疗光电检测的硬件工程师也适合刚接触 TIA 的学生用来建立小信号分析直觉。文中会给出可直接参考的公式、LTspice 仿真思路和常见问题速查表尽量说人话把“为什么”讲清楚。1. TIA 的输入输出阻抗为什么不能只写“虚地”和“零欧”1.1 从光电流到电压TIA 的工作现场跨阻放大器TIA最典型的场景是光电二极管把光强变成微弱电流TIA 再把电流变成电压。光电二极管在反偏或零偏下等效为一个电流源并联结电容 (C_j)、并联电阻 (R_{sh})有时还有串联电阻 (R_s)。TIA 的运放反相输入端接光电二极管同相输入端接参考地或偏置电压反馈网络通常是 (R_f) 并联一个小电容 (C_f)。光电流从反相节点流入或流出运放通过输出端调整电压让反相节点尽量保持“虚地”。理想情况下反相节点电压不变输入阻抗为 0输出阻抗也为 0跨阻增益就是 (-R_f)。但真实运放的开环增益有限输入电容不为零输出电阻也不为零。于是输入节点会有微小电压摆动输出端也会随频率和负载表现出不可忽略的阻抗。我在实际项目里见过一个典型现象用 1 MΩ 反馈电阻做微安级光电流检测低频时一切正常一加光调制频率到几百 kHz输出波形就开始顶部变圆、幅度下降。一开始怀疑光电二极管后来在反相节点用高阻探头一测发现输入节点电压摆幅比预想大一个数量级导致光电二极管结电容非线性变化带宽和线性度一起恶化。这就是输入阻抗在作怪。所以 TIA 的输入输出阻抗不是课本上的附属参数而是决定线性度、带宽、噪声和稳定性的核心。1.2 输入阻抗与输出阻抗各自影响什么输入阻抗 (Z_{in}) 主要影响三件事第一光电流在输入节点产生的电压摆幅摆幅越大光电二极管偏置变化越大结电容和暗电流越不稳定第二输入节点与光电二极管结电容、运放输入电容形成极点影响环路稳定性和带宽第三输入阻抗与运放电压噪声共同作用影响噪声增益和输出噪声。输出阻抗 (Z_{out}) 主要影响后级驱动能力、带容性负载时的相位裕度、输出分压误差和失真。如果后级是 ADC开关电容输入会周期性抽取电荷输出阻抗偏高就会造成建立时间不足、码字跳动如果后级是长线或滤波器输出阻抗还会与负载电容形成另一个极点严重时直接振荡。很多人只算跨阻增益不算输入输出阻抗结果就是“原理图没错板子不对”。我的经验是只要 (R_f) 超过 100 kΩ或者光电二极管结电容超过 10 pF就必须把输入阻抗和输出阻抗拉出来单独分析。尤其是高频 TIA输入阻抗会随频率快速上升输出阻抗也会因为环路增益下降而变大这两个趋势经常同时发生让调试难度翻倍。1.3 缩写撞车TIA 与 TIA Portal 不是一回事搜索“TIA”时很容易混入 TIA Portal、TIA Portal V14 安装教程、TIA V18 下载、TIA Openness XML 文件、STEP 7 Pro WinCC 授权这些自动化组态软件的内容。这里说的 TIA 是 Transimpedance Amplifier跨阻放大器属于模拟前端电路TIA Portal 是工业自动化组态环境两者只是缩写相同技术体系完全不同。做光电前端时不要被这些热词带偏查资料时最好加上“transimpedance amplifier”“光电二极管前端”“跨阻放大”等限定词否则搜出来的结果和运放补偿、输入电容、反馈电阻没有任何关系。2. 输入阻抗的定义与推导从理想虚地到有限增益2.1 理想运放下的输入阻抗极限对于理想运放开环增益 (A_{ol}\to\infty)输入电阻无穷大输出电阻为零。TIA 接成反相输入结构同相端接地反馈电阻 (R_f) 从输出接到反相端。光电流 (I_{in}) 注入反相节点理想运放会自动调整输出使反相节点电压 (V_{in}) 保持为 0。此时输入阻抗定义为 (Z_{in}V_{in}/I_{in})因为 (V_{in}0)所以 (Z_{in}0)。这个“虚地”结论在很多教材里一笔带过但它只在低频、强负反馈、运放增益极大的前提下成立。实际运放的开环增益不是无穷大通常在 80 dB 到 120 dB 之间而且从几十赫兹或几百赫兹开始就以 -20 dB/dec 下降。输入节点还挂着光电二极管结电容、运放输入电容、PCB 焊盘寄生电容这些都会让输入阻抗不再是零并且随频率变化。理想虚地还有个隐含条件输入源是电流源内阻很大。如果光电二极管并联电阻 (R_{sh}) 不够大或者输入端还有低阻通路那么输入阻抗就不是单纯由反馈和运放增益决定而是反馈网络、源阻抗、运放输入阻抗三者并联的结果。所以定义输入阻抗时必须说清楚“从反相节点看进去”还是“从光电二极管方向看进去”。工程上更关心的是反相节点对地的等效阻抗因为它决定了光电流产生的电压摆幅。2.2 有限开环增益与反馈网络的实际结果把运放看成有限增益 (A(s))、有限输入电阻 (R_{in,op})、输入电容 (C_{in,op}) 的模型反馈网络为 (Z_fR_f\parallel (1/(sC_f)))输入节点到地还有光电二极管等效阻抗 (Z_gR_{sh}\parallel (1/(sC_j)))。反相节点电压为 (V_x)输出为 (V_{out}-A(s)V_x)。对反相节点写 KCL流入的 (I_{in}) 等于流向反馈网络和流向地的电流之和。可以得到[ Z_{in}(s)\frac{V_x}{I_{in}} \left[\frac{1}{Z_{in,op}}\frac{1A(s)}{Z_f}\right]^{-1} ]其中 (Z_{in,op}R_{in,op}\parallel (1/(sC_{in,op})))。如果忽略运放输入电阻和输入电容公式简化为[ Z_{in}(s)\frac{Z_f}{1A(s)} ]低频时 (A(0)A_{ol})所以 (Z_{in}\approx R_f/(1A_{ol}))。举个例子(R_f1\ \text{M}\Omega)运放 (A_{ol}100\ \text{dB}100000)则输入阻抗约为 (10\ \Omega)。如果 (A_{ol}60\ \text{dB}1000)输入阻抗变成约 (1\ \text{k}\Omega)。如果 (A_{ol}40\ \text{dB}100)输入阻抗约 (10\ \text{k}\Omega)。同样是 1 MΩ 反馈不同运放带来的输入阻抗差三个数量级。假设光电流 10 μA输入阻抗 10 Ω 时节点电压只有 100 μV输入阻抗 10 kΩ 时节点电压达到 100 mV。这个电压足以改变光电二极管偏置甚至让结电容和暗电流发生明显变化。所以选运放时不能只看 GBW还要看低频开环增益。高频时 (A(s)) 下降输入阻抗上升。对于主极点运放在高于主极点频率后(|A(f)|\approx GBW/f)。如果 (GBW100\ \text{MHz})在 (f1\ \text{MHz}) 时 (|A|\approx 100)输入阻抗约 (1\ \text{M}\Omega/101\approx 9.9\ \text{k}\Omega)。此时输入节点已经不再是强虚地光电流会在输入电容和反馈电容之间分流跨阻增益也会偏离 (-R_f)。这就是为什么高跨阻、高带宽的 TIA 很难同时做到因为高频输入阻抗上升会破坏虚地带来增益误差和相位滞后。2.3 输入电容与光电二极管结电容的频率效应输入电容包括光电二极管结电容 (C_j)、运放输入差分电容和共模电容 (C_{in,op})、PCB 焊盘和走线寄生电容 (C_{pcb})有时还有保护环、连接器、电缆电容。总输入电容 (C_{in}\approx C_jC_{in,op}C_{pcb})。输入阻抗并不是纯电阻而是与这些电容相互作用。低频时输入阻抗主要由 (R_f/(1A_{ol})) 决定呈电阻性高频时 (C_f) 和 (C_{in}) 开始起作用输入阻抗会呈现电容性、电感性甚至负阻区具体取决于运放和补偿。光电二极管结电容还与偏置电压有关。反偏越大结电容越小但暗电流越大零偏时暗电流小但结电容大。如果输入阻抗偏高输入节点电压随光电流变化结电容也跟着变形成非线性。对于需要高线性度的场合比如光谱测量、激光雷达回波、精密光功率计输入节点电压摆幅最好控制在几毫伏以内。我的经验是先根据光电流范围和允许的输入电压摆幅反推最大输入阻抗再选运放和反馈电阻。例如允许 1 mV 摆幅、最大光电流 10 μA则输入阻抗必须小于 100 Ω。这时 1 MΩ 反馈配 100 dB 开环增益的运放刚好接近如果光电流更大就要降低 (R_f) 或选更高开环增益的运放。输入电容还会影响稳定性。TIA 的噪声增益在低频为 (1R_f/R_{sh})高频时由于 (C_j) 存在噪声增益会上升导致环路增益下降相位裕度变差。补偿电容 (C_f) 的作用就是在反馈网络中引入一个零点抵消输入电容带来的相位滞后。经验公式[ C_f \ge \sqrt{\frac{C_{in}}{2\pi R_f GBW}} ]例如 (C_{in}17\ \text{pF})(R_f1\ \text{M}\Omega)(GBW100\ \text{MHz})则 (C_f\ge 0.164\ \text{pF})。实际取值通常留 2 到 5 倍裕量取 0.5 pF 到 1 pF。(C_f) 太大会限制带宽太小则可能振荡。这个取舍后面还会展开。2.4 输入阻抗的仿真与测量方法仿真输入阻抗最直接的方法是在反相节点注入 AC 电流源测节点电压。在 LTspice 里可以这样做光电二极管用电流源并联结电容表示反馈用 (R_f) 并联 (C_f)运放先用理想压控电压源加输出电阻近似。AC 分析时把电流源设为 AC 1 A然后观察 (V(in)) 的幅值因为 (Z_{in}V(in)/1\ \text{A})。如果想看相位同时看电压相位即可。更精确的做法是用运放厂商提供的 SPICE 模型因为输入电容、输出电阻、开环增益极点都会影响结果。测量真实电路时可以用网络分析仪配合注入变压器但要注意探头电容。高阻探头本身有 10 pF 左右电容直接碰反相节点会改变输入阻抗和稳定性。我的做法是在输入节点串联一个很小的测试电阻比如 10 Ω 到 100 Ω用高频差分探头测两端电压再推算电流和阻抗或者用专门的低电容探头并在上电前先校准探头电容。如果只是判断趋势用仿真足够如果要做量产验证建议做专门的阻抗测试板把输入节点引出但保持走线极短。3. 输出阻抗的定义与分析闭环输出阻抗怎么算3.1 开环输出电阻与环路增益的关系输出阻抗的定义是在输出端注入小信号电压测量流入输出端的电流二者之比就是输出阻抗。对于运放开环输出电阻 (R_o) 通常几十欧姆到几百欧姆有些高速运放可以低到几欧姆。闭环后输出阻抗被环路增益压制[ Z_{out}(s)\frac{R_o}{1A(s)\beta(s)} ]其中 (A(s)) 是运放开环增益(\beta(s)) 是反馈系数。低频时 (A_{ol}\beta) 很大输出阻抗可以低到毫欧级。例如 (R_o50\ \Omega)(A_{ol}100\ \text{dB})(\beta\approx 1)则 (Z_{out}\approx 50/100001\approx 0.5\ \text{m}\Omega)。高频时 (A(s)) 下降输出阻抗上升。如果 (f1\ \text{MHz}) 时 (|A|100)(Z_{out}\approx 50/101\approx 0.5\ \Omega)。如果反馈系数因为输入电容而下降比如 (\beta0.01)则 (A\beta1)输出阻抗变成 (25\ \Omega)。这个变化很大直接决定后级能不能带得动。输出阻抗还受输出级偏置、负载电流、电源电压和温度影响。运放输出级在接近轨到轨时输出电阻会急剧上升有些运放在轻载时输出阻抗低重载时由于限流或热效应输出阻抗反而升高。做 TIA 时如果后级是 ADC 开关电容瞬间电流可能几毫安输出阻抗哪怕只有几欧姆也会造成建立误差。所以数据手册里的闭环输出阻抗曲线要重点看尤其是 100 kHz 到 10 MHz 这一段。3.2 TIA 反馈系数 β 的特殊性普通同相或反相放大器的反馈系数由电阻分压决定比较容易算。TIA 的特殊之处在于输入源是电流源反相节点到地的等效阻抗 (Z_g) 会影响反馈系数。输出端通过 (Z_f) 反馈到反相节点反相节点再通过 (Z_g) 到地。反馈系数可以写成[ \beta(s)\frac{Z_g(s)}{Z_g(s)Z_f(s)} ]其中 (Z_g) 包括光电二极管并联电阻 (R_{sh})、结电容 (C_j)、运放输入电容 (C_{in,op})有时还有偏置网络。低频时 (R_{sh}) 通常很大(Z_g\to\infty)所以 (\beta\approx 1)。高频时 (C_j) 和 (C_{in,op}) 降低 (Z_g)(\beta) 变小。假设 (C_j10\ \text{pF})在 1 MHz 时容抗约 (15.9\ \text{k}\Omega)(Z_f1\ \text{M}\Omega)则 (\beta\approx 15.9k/(1M15.9k)\approx 0.0156)。此时环路增益 (A\beta) 比低频小很多输出阻抗会明显上升。如果运放在 1 MHz 的增益只有 100那么 (A\beta\approx 1.56)输出阻抗约为 (R_o/(11.56))。若 (R_o50\ \Omega)输出阻抗约 (19.5\ \Omega)。这对于驱动 1 kΩ 负载还行但驱动 50 Ω 或容性负载就危险了。所以分析 TIA 输出阻抗时不能只看运放数据手册的闭环输出阻抗必须把光电二极管结电容和输入电容纳入 (\beta) 的计算。很多仿真模型只放一个理想电流源没有结电容结果输出阻抗看起来很好实际加上结电容后高频输出阻抗可能高一个数量级。我的建议是在仿真输出阻抗时一定要把 (C_j)、(C_{in,op})、(C_f) 全部加上否则结论会过于乐观。3.3 频率、负载电容与稳定性输出阻抗随频率上升如果负载是容性的输出阻抗和负载电容会形成另一个极点。这个极点会叠加到环路里降低相位裕度严重时引起振荡。TIA 本身因为输入电容已经有一个极点再加上输出端容性负载两个极点一起作用很容易让相位裕度掉到 45 度以下。常见的表现是小信号阶跃响应出现严重振铃或者输出波形上叠加高频毛刺用示波器看频率通常在几 MHz 到几十 MHz取决于运放和负载。解决输出端容性负载振荡常用三种方法第一在输出和负载之间串联一个小隔离电阻 (R_{iso})通常 10 Ω 到 100 Ω把容性负载与运放输出隔开但会带来分压误差后级输入阻抗要足够高第二选择输出电阻低、带容性负载能力强的运放数据手册里通常有“容性负载驱动能力”曲线第三在反馈回路里加超前补偿比如在 (R_f) 上并联 (C_f)或者加一个小电阻与 (C_f) 串联调整零点位置。我的经验是如果后级是 ADC先看 ADC 输入电容和采样开关电荷再决定是否需要缓冲器。不要指望 TIA 直接驱动大电容负载加一级低输出阻抗缓冲往往更稳。3.4 输出阻抗对 ADC 驱动和失真的影响输出阻抗偏高会直接影响 ADC 驱动的建立时间。SAR ADC 的采样电容在采样瞬间从输出端抽取电荷如果输出阻抗高电压会瞬间跌落然后在采样窗口内指数恢复。恢复不够就会导致码字误差。假设 ADC 采样电容 (C_s10\ \text{pF})采样时间 (t_s100\ \text{ns})要求建立到 0.5 LSB那么时间常数 (\tauZ_{out}C_s) 必须远小于 (t_s/\ln(2^{N1}))。对于 16 位 ADC(\ln(2^{17})\approx 11.8)所以 (\tau8.5\ \text{ns})即 (Z_{out}850\ \Omega)。看起来不难但如果 TIA 高频输出阻抗因为 (\beta) 下降升到几 kΩ就很容易出问题。另外输出阻抗高还会与后级输入电容形成低通限制整体带宽如果后级是非线性负载比如二极管或开关输出阻抗变化还会产生谐波失真。我的做法是在 TIA 输出和 ADC 之间加一个 RC 抗混叠滤波器但 R 不能太大否则与 ADC 输入电容形成建立问题同时用运放缓冲器隔离。如果必须直接驱动选择输出阻抗在目标频段内低于 10 Ω 的运放并且在 PCB 上把输出走线尽量短、远离输入节点减少寄生耦合。4. 影响输入输出阻抗的关键因素与参数计算4.1 运放选型Aol、GBW、输入电容、输出电阻运放选型直接决定 TIA 输入输出阻抗的上限。低频输入阻抗由 (R_f/(1A_{ol})) 决定所以高跨阻应用要优先选高开环增益运放。100 dB 开环增益比 80 dB 好两个数量级输入阻抗可以从 10 kΩ 降到 100 Ω 甚至更低。高频输入阻抗由 GBW 决定GBW 越高同样频率下开环增益越大输入阻抗越低。但 GBW 高的运放往往输入电容更大、输出电阻更低、功耗更高需要折中。输入电容方面CMOS 输入运放通常只有几 pF双极型输入运放可能更低噪声但输入电容和偏置电流更大。对于高阻光电二极管偏置电流会直接注入输入节点产生额外电压所以偏置电流也是输入阻抗分析的一部分。输出电阻方面高速运放通常 (R_o) 较小但输出级在低电源电压下可能变差。选型时要看数据手册中的开环输出阻抗曲线、闭环输出阻抗曲线、容性负载能力曲线。我的经验是先列一个表把候选运放的 (A_{ol})、GBW、输入电容、输入偏置电流、输出电阻、噪声、功耗列出来再根据光电流范围、(R_f)、目标带宽和负载条件打分。不要只看一个参数TIA 是系统折中。4.2 反馈电阻 Rf 与补偿电容 Cf 的取舍(R_f) 决定跨阻增益和低频输入阻抗。(R_f) 越大增益越高但输入阻抗也越大热噪声电流密度 (i_n\sqrt{4kT/R_f}) 反而越小这里要注意电阻热噪声电压密度是 (\sqrt{4kTR_f})等效输入电流噪声是 (\sqrt{4kT/R_f})。所以 (R_f) 越大电流噪声越小但电压噪声增益和输入电容极点更明显。输入阻抗 (Z_{in}\approx R_f/(1A_{ol})) 随 (R_f) 增大而增大不利于虚地。所以高增益和低输入阻抗有矛盾。解决办法是选更高开环增益运放或者用 T 型反馈网络但 T 型网络会引入额外噪声和稳定性问题要谨慎。(C_f) 与 (R_f) 构成反馈极点也提供高频通路。(C_f) 越大高频反馈阻抗越低噪声增益越早抬升带宽下降但稳定性更好。补偿公式前面提过实际取值要在仿真里扫参数。我的习惯是先按公式算最小值再用 0.5 pF、1 pF、2 pF 三档仿真看阶跃响应和 AC 峰化。如果输出有振铃就加大 (C_f)如果带宽不够就减小 (C_f) 或换更高 GBW 运放。注意 (C_f) 的寄生电容也要算进去有些封装焊盘本身就有 0.2 pF紧密布局时不能忽略。4.3 光电二极管参数与 PCB 寄生光电二极管结电容 (C_j) 通常随反偏电压增加而减小。比如某款 Si PIN 二极管在 0 V 时 (C_j50\ \text{pF})在 5 V 反偏时降到 10 pF。如果输入阻抗高输入节点电压随光电流变化等效偏置变化(C_j) 也跟着变造成带宽和相位裕度随光强变化。并联电阻 (R_{sh}) 在低反偏时可能只有几百 kΩ会分流光电流降低跨阻增益也会改变输入阻抗和反馈系数。暗电流随温度每升高 10 ℃ 约翻一倍高输入阻抗时暗电流产生的电压更明显导致零点漂移。PCB 寄生方面反相节点是敏感节点走线要尽可能短焊盘要小最好用保护环包围并接到同相端电位减少漏电流和表面污染。保护环可以切断 PCB 表面漏电流但也增加电容需要权衡。反馈电阻和反馈电容要靠近运放反馈走线避免与输出走线平行减少寄生反馈。输入电缆和连接器电容可能高达几十 pF如果光电二极管通过电缆连接一定要把电缆电容纳入 (C_{in})。我的踩坑经验有一次用同轴线连接光电二极管以为线电容只有几 pF结果一测总输入电容超过 100 pFTIA 直接振荡。后来把二极管装在 TIA 旁边用短引脚连接问题才解决。4.4 温度、电源与工艺漂移温度会影响运放的开环增益、GBW、输入偏置电流、输出电阻也会影响光电二极管暗电流和结电容。高温下输入偏置电流可能翻几倍如果输入阻抗高就会产生额外失调电压。电源电压降低会压缩运放输出摆幅也会改变输出级工作点使输出电阻上升。有些运放在低电源电压下 GBW 下降导致高频输入阻抗上升。工艺漂移方面电阻容差会影响 (R_f) 和 (C_f)电容容差可能达到 10% 到 20%所以补偿要留裕量。对于量产产品要做温度循环和电源拉偏测试观察输入节点电压、输出失调、带宽和相位裕度是否仍满足要求。如果应用环境温度变化大建议选低偏置电流、低失调漂移的运放反馈电阻用低温度系数薄膜电阻补偿电容用 C0G/NP0 材质。不要在输入节点使用高漏电的 PCB 材料比如某些低成本 FR-4 在潮湿环境下表面电阻下降漏电流会直接注入输入节点。必要时涂三防漆但要注意涂层可能增加寄生电容。5. 实操用 LTspice 仿真 TIA 输入输出阻抗5.1 建立小信号模型LTspice 仿真 TIA 输入输出阻抗关键是建立正确的小信号模型。光电二极管用电流源并联结电容和并联电阻表示运放可以用理想压控电压源加输出电阻近似也可以用厂商 SPICE 模型。先用简化模型理解趋势再用真实模型验证。下面是一个简化 TIA 网表运放用压控电压源 (E_{op}) 表示开环增益 100 dB输出电阻 (R_o50\ \Omega)反馈 (R_f1\ \text{M}\Omega)、(C_f1\ \text{pF})输入电容 (C_{in}17\ \text{pF})光电二极管并联电阻 (R_{sh}10\ \text{M}\Omega)。* TIA 输入阻抗简化仿真 Iin 0 in AC 1 Rsh in 0 10Meg Cin in 0 17p Rf in out 1Meg Cf in out 1p Eop int 0 in 0 -1e5 Ro int out 50 .ac dec 100 1 100Meg .meas AC Zin_mag FIND mag(V(in)) AT 1k .meas AC Zin_mag_1M FIND mag(V(in)) AT 1Meg .end这个网表里(E_{op}) 输出是理想电压源串联 (R_o) 模拟运放输出电阻。AC 电流源 (I_{in}) 设为 1 A所以 (V(in)) 的幅值就是输入阻抗幅值。运行 AC 分析后看 (V(in)) 曲线即可。低频时 (V(in)) 应该在 10 Ω 左右1 MHz 时可能升到几千欧姆。这个趋势和前面公式一致。5.2 输入阻抗仿真注入 AC 电流测电压输入阻抗仿真的重点是保持电路工作点不变只加小信号 AC 电流。如果电路有直流偏置要先做直流工作点分析确保运放输出在合理范围。AC 源只影响小信号不影响直流。想看输入阻抗的相位可以在 LTspice 里用表达式V(in)/1A或者直接看V(in)的相位。更精确的做法是使用.net分析但 TIA 输入节点不是端口需要手动注入。如果使用厂商运放模型注意模型可能包含输入电容和输出电阻不需要再外加。仿真频率范围建议从 1 Hz 到 100 MHz至少覆盖目标带宽的 10 倍。观察曲线时重点看三个区域低频输入阻抗是否足够低目标带宽处输入阻抗是否仍然远小于 (R_f)高频是否有尖峰或负阻。如果高频出现负阻说明补偿不足实际电路可能振荡。5.3 输出阻抗仿真外部注入 AC 电压测电流输出阻抗仿真需要在输出端加 AC 电压源测流入输出端的电流。具体做法保留运放和反馈网络把输入电流源设为 0保留直流偏置在输出端加Vt out 0 AC 1然后测I(Vt)。输出阻抗 (Z_{out}V(out)/I(Vt))。注意 AC 电压源会与运放输出冲突所以实际仿真时可以用大电感或大电阻隔离更简单的方法是使用.ac分析时把输出端作为端口用Vt串联一个小电阻不标准做法是在输出端加 AC 1 V 源同时把运放输出通过一个 0 V 直流源其实 LTspice 中可以直接在输出节点加 AC 源但运放输出也是电压源两者会冲突。正确做法是用“注入电流、测电压”或“注入电压、测电流”配合断开运放输出更实用的方法是在输出端加一个 AC 电流源 (I_t)测 (V(out))则 (Z_{out}V(out)/I_t)。这样不会与运放输出冲突。因为运放输出阻抗本身可以通过小信号模型计算加 AC 电流源测电压是安全的。例如* TIA 输出阻抗简化仿真 Iin 0 in DC 0 AC 0 Rsh in 0 10Meg Cin in 0 17p Rf in out 1Meg Cf in out 1p Eop int 0 in 0 -1e5 Ro int out 50 Iout 0 out AC 1 .ac dec 100 1 100Meg .meas AC Zout_mag FIND mag(V(out)) AT 1k .meas AC Zout_mag_1M FIND mag(V(out)) AT 1Meg .end这里 (I_{out}) 从输出节点流向地AC 1 A则 (V(out)) 的幅值就是输出阻抗。低频时应该很小1 MHz 时可能升高。注意这个简化模型没有包含运放输出级的非线性但足以看趋势。真实运放模型可以直接替换 (E_{op}) 和 (R_o)。5.4 结果解读与调整仿真跑完后先看输入阻抗曲线。如果低频输入阻抗接近 (R_f/(1A_{ol}))说明模型正确。如果目标带宽处输入阻抗超过 (R_f/100)就要警惕虚地失效。比如 (R_f1\ \text{M}\Omega)目标带宽处输入阻抗超过 10 kΩ输入节点电压摆幅会变大。调整方向提高运放 GBW降低 (R_f)减小输入电容增加 (C_f)但会降带宽。再看输出阻抗曲线。如果目标带宽处输出阻抗超过几十欧姆而负载是 1 kΩ 以下就要考虑加缓冲器或降低负载电容。调整方向选输出电阻更低的运放增加环路增益减小 (C_j) 影响优化反馈系数。仿真时一定要扫多个 (C_f) 值看相位裕度。可以用.step param Cf 0.5p 1p 2p 5p扫描观察 AC 峰化和阶跃响应。我的习惯是AC 分析看峰化瞬态分析看振铃两者都过才继续画板。6. 常见问题与排查技巧实录6.1 输入阻抗偏大导致非线性与暗电流误差现象光电流增大时输出幅度不是线性增加而是逐渐压缩或者零光时输出失调随温度漂移。排查在反相节点测直流电压看它是否随光电流变化。如果变化超过几毫伏说明输入阻抗偏大。原因可能是运放开环增益不够、(R_f) 太大、光电二极管并联电阻太小、输入节点漏电流大。解决换高开环增益、低偏置电流运放降低 (R_f) 并增加后级增益清洁 PCB加保护环检查光电二极管反偏是否合适。我的经验是对于微安级以下光电流输入节点电压摆幅最好控制在 1 mV 以内对于毫安级光电流控制在 10 mV 以内。超过这个范围结电容非线性就会显现。6.2 输出阻抗偏高导致带载失真现象TIA 输出接 ADC 或负载后幅度下降、波形失真或者不同采样率下码字不一致。排查用示波器测输出端在负载开关瞬间的电压跌落用网络分析仪测输出阻抗在仿真里加负载电容和开关电阻。原因可能是高频输出阻抗升高或者运放输出级驱动能力不足。解决加缓冲器在输出串小电阻隔离容性负载选输出电流大、输出电阻低的运放降低负载电容。注意串电阻会与后级输入电容形成低通要计算截止频率是否满足带宽。6.3 振荡与相位裕度不足现象输出出现高频正弦振荡频率通常在几 MHz 到几十 MHz用手碰输入节点或改变光强振荡频率变化。排查先断开负载看是否仍振荡判断是输入侧还是输出侧问题用阶跃响应看相位裕度仿真扫 (C_f)。原因通常是输入电容太大、(C_f) 不足、输出容性负载、PCB 寄生反馈。解决加大 (C_f)在输出加隔离电阻缩短输入走线把反馈电阻紧贴运放必要时降低 (R_f)。我的踩坑经验有一次振荡频率刚好在 5 MHz查了半天发现是反馈电阻下方走了输出线寄生电容耦合到输入节点。重新布局后问题消失。所以 PCB 布局在 TIA 里不是“锦上添花”而是设计的一部分。6.4 噪声与带宽的连带影响输入输出阻抗还会影响噪声和带宽。输入阻抗高运放电压噪声在输入节点产生的电流噪声更小实际上电压噪声乘以输入阻抗需要分情况对于电流源输入输入阻抗越高电压噪声产生的等效输入电流噪声越小但光电二极管结电容与电压噪声的相互作用更复杂。反馈电阻热噪声电流密度 (i_n\sqrt{4kT/R_f})所以 (R_f) 越大电流噪声越小但电压噪声增益和带宽限制更明显。输出阻抗高会与后级负载形成热噪声和带宽限制。带宽方面TIA 的 -3dB 带宽近似[ f_{-3dB}\approx \sqrt{\frac{GBW}{2\pi R_f C_{in}}} ]这个公式前提是 (C_f) 补偿合适、输入阻抗足够低。如果输入阻抗升高实际带宽会低于计算值。所以调优时不要只盯着公式要仿真和实测。6.5 常见问题速查表现象可能原因排查方法解决方向输入节点电压随光强变化大输入阻抗高开环增益低测反相节点直流电压换高 (A_{ol}) 运放降低 (R_f)高频增益下降快输入电容大(C_f) 过大测 AC 响应扫 (C_f)减小 (C_{in})优化 (C_f)输出带容性负载振荡输出阻抗高相位裕度低断开负载对比看阶跃响应加隔离电阻加缓冲器零光输出漂移输入偏置电流大漏电流测输入节点电压随温度变化选低偏置电流运放清洁 PCB输出驱动 ADC 码字不稳输出阻抗高建立时间不足测采样瞬间电压跌落加缓冲器降低输出阻抗高频输出阻抗升高反馈系数 (\beta) 下降仿真加 (C_j) 看 (Z_{out})减小 (C_j)提高 GBW优化补偿带宽随光强变化结电容随偏置变化不同光强下测带宽降低输入阻抗稳定偏置噪声偏大(R_f) 热噪声电压噪声增益做噪声分析短路输入测输出噪声降低 (R_f)选低噪声运放最后再分享一个我个人常用的判断方法如果 TIA 的低频输入阻抗算出来大于 (R_f/1000)或者目标带宽处的输入阻抗大于 (R_f/100)就不要急着画板先把运放和补偿重新选一遍。输出阻抗则看目标带宽处是否低于负载阻抗的十分之一如果低于后级影响通常可以接受如果高于加缓冲器比硬调补偿更省事。TIA 的输入输出阻抗不是孤立参数它们和光电二极管、运放、PCB、后级负载绑在一起任何一个环节变了都要重新扫一遍曲线。