三相维也纳ViennaPFC 这个拓扑凡是做充电桩模块、工业电源、服务器电源的基本都绕不开。它的三电平结构把开关管的电压应力压到母线电压的一半输入侧又是天然的多电平波形EMI 好做电感体积也小。但真正让设计者头疼的往往不是拓扑本身能不能跑起来而是跑起来之后那点损耗到底花在哪儿了——同样的拓扑、同样的母线电压有人做出来 98.5%有人只有 96.8%差的这两三个百分点拆开看全是功率器件的损耗账没算明白。这篇内容就是围绕三相维也纳 PFC 的功率器件损耗分析展开的从拓扑结构出发把导通损耗、开关损耗、二极管反向恢复、结电容与驱动损耗一条条拆开配合一台 15kW 样机的完整损耗预算、双脉冲测试方法、热阻链路迭代和实测对标流程给出一套可以直接复用的分析路子。不管你是刚接手三相 PFC 项目的新人还是已经在调效率曲线卡了半个月的老手都能从里面找到能直接抄的步骤和能避开的坑。1. 三相维也纳PFC的拓扑脾气为什么它的损耗结构和两电平不一样1.1 三电平带来的电压应力与损耗再分配先把拓扑说清楚不然后面损耗拆不动。三相维也纳 PFC 每相只有一条桥臂桥臂上挂一个双向开关和两个二极管双向开关的一端接相输入节点也就是升压电感之后另一端直接接直流母线的中点 O两个二极管一个从相输入节点指向正母线 P一个从负母线 N 指向相输入节点。直流侧是两组电容串联把 800V 母线劈成 ±400V中间那个 O 点就是双向开关的落点。这样一来每个功率器件在关断状态下承受的电压只有母线的一半也就是 400V而不是两电平 PFC 那种整条母线 800V。这个差别直接改变了器件选型和损耗结构。两电平拓扑里650V 器件在 800V 母线上根本没法用只能上 1200V 的 SiC 或者 IGBT而 1200V 器件的 Rds_on 和开关损耗都要比 650V 高一截维也纳因为应力只有一半650V 的 SiC MOSFET 和 650V 的 SiC 肖特基二极管就能覆盖器件的导通电阻和结电容都小一个档位。更重要的是,三电平让相电压波形多了一个中间台阶。开关导通时,相输入节点被拉到中点;开关关断时,相电流通过上二极管或下二极管灌到正母线或者负母线。两种状态之间的切换,开关管两端承受的电压摆幅是 (Vbus/2 − |vph|),而不是整条母线。这条式子很关键:输入电压越接近峰值,开关关断时两端电压越低,关断损耗就越小;输入电压过零点附近,开关两端电压接近 400V,损耗才比较大。整个工频周期平均下来,开关损耗被摊薄得很厉害。1.2 双向开关的串联结构决定了导通损耗基调维也纳的双向开关必须能双向阻断、双向导通。最常用的做法是两个 650V SiC MOSFET 共源串联,源极对源极,栅极共驱动。这样电流从一个管子的漏极进、源极出,再从另一个管子的源极进、漏极出,两个沟道是串联关系。很多人第一次算损耗时会想当然地按单管 Rds_on 算,结果实测比计算值高出一大截,原因就在这里——导通电阻要乘以二。当然也有偷懒的做法,让电流走一个管子的沟道、另一个管子的体二极管。这种做法在轻载时问题不大,但体二极管的压降比沟道高得多,而且体二极管的反向恢复特性很差,重载下损耗会明显上升,还会带来额外的电磁干扰。所以只要做正经的 15kW 以上方案,基本都是两管都开、沟道对沟道导通,老老实实把 Rds_on 乘二。这个串联结构还带来一个副作用:同一相的开关管,热量是分开出在两个封装上的,但损耗是同源的。做热设计时不能把两个管子的损耗当成一个整体去配散热器,得按每只器件的实际损耗分别算结温,再统一校核散热器的热阻。我在一个项目上就见过因为把两只管子的损耗合并算,导致其中一只长期工作在 130°C 以上、寿命明显缩短的情况。2. 拆开看维也纳PFC里功率器件的四类损耗2.1 导通损耗I²R 和 Vf·Iavg 的组合导通损耗分两半一半在 MOSFET 沟道上一半在二极管上。MOSFET 这部分好理解就是 I²R麻烦在于电流有效值和导通占空比都不好直接测。二极管那部分是 Vf 乘以平均电流再加上一个等效串联电阻乘以电流有效值平方的项但对于 SiC 肖特基二极管这个电阻项通常很小工程上一阶近似直接用 Vf 乘平均电流就够了。真正需要花心思的是电流波形。维也纳每相的开关占空比 d 不是常数它随工频相位变化d(θ) 1 − |vph(θ)| / (Vbus/2)。输入电压过零点时占空比接近 1开关几乎一直导通输入电压接近峰值时占空比降到 0.2 左右大部分时间电流走二极管。所以流过开关的电流有效值和流过二极管的电流平均值都要在整个工频周期上做加权积分不能拿相电流有效值直接套。我一般会把一个工频周期切成 180 个点每个点算出瞬时占空比、瞬时相电流然后分别累加出开关电流有效值平方和二极管的平均电流。用 Excel 就能干二十分钟的事比坐在那推解析解靠谱得多。后面第 4 节会给出具体的数值算例。2.2 开关损耗维也纳的开关管其实开得很“轻”这是维也纳最容易被误解的地方。很多人从两电平 PFC 的经验过来觉得开关损耗一定是大头结果算完发现只占总损耗的百分之十几。原因就是前面说的电压摆幅问题。维也纳的开关管在开通瞬间两端电压是 (Vbus/2 − |vph|)很多时候这个电压只有一两百伏而关断时,电流从开关换到二极管,开关管两端的电压从接近零升到 (Vbus/2 − |vph|)。这个过程的损耗能量,大致和电压摆幅、电流、以及换流时间成正比。在输入电压峰值附近,电压摆幅小,损耗低;在过零点附近,电流本身也小,损耗同样低。真正有损耗的是中间那一段,但那段里电压和电流都不算大,乘起来也不吓人。再加上 SiC MOSFET 的开关速度快、结电容小,开关损耗被进一步压下去。所以做维也纳时,如果你的开关损耗算出来占比很高,那八成是哪里算错了,或者是驱动电阻选得太大、开关被拖慢了。不过这不代表可以随便选器件。如果用的是 Si 的 CoolMOS 或者普通超结 MOSFET,输出电容 Coss 大,而且体二极管反向恢复差,开关损耗和反向恢复损耗都会上升一个量级,那时候结论就不一样了。这也是为什么现在主流方案都在往 SiC 走。2.3 二极管反向恢复用Si还是SiC差出一个量级维也纳的二极管有两个位置:上二极管和下二极管,每个只工作半个工频周期。它们本身是快恢复二极管或者肖特基二极管,反向恢复电荷 Qrr 直接决定了损耗。用 SiC 肖特基二极管,Qrr 基本可以忽略,因为肖特基是多数载流子器件,没有少子存储效应,实测的 Qrr 通常在几十纳库量级,而且这个电荷主要是结电容充放电,不是真正的反向恢复。这部分的损耗算下来只有一两瓦。如果用 Si 的快恢复二极管,情况就完全不同。600V/650V 的快恢复二极管 Qrr 普遍在 200 到 400 纳库之间,而且反向恢复电流的峰值可能达到正向电流的 30% 到 50%。这个反向恢复电流会叠加到 MOSFET 的开通过程上,让开通损耗也跟着涨。算下来,Si 方案的反向恢复损耗加上额外的开通损耗,可能在 20 到 30W 之间,是 SiC 方案的十几倍。所以如果你在做一个效率要求 98% 以上的方案,二极管基本没有第二种选法。反过来,如果成本压力特别大、效率要求只要 96%,那用 Si 快恢复二极管配合稍微大一点的散热器也不是不能接受,但要把这部分损耗提前算进散热预算里。2.4 容易被漏掉的容性损耗与驱动损耗除了上面三大块,还有两小块常被漏掉。一个是 MOSFET 输出电容 Coss 的放电损耗。这个损耗在半桥硬开关里是实实在在的,但在维也纳里有个特殊情况:开关开通时,如果电感电流足够大,可以在开关两端电压降到零之前把结电容充放电能量回收一部分,接近零电压开通。但在轻载或者输入电压接近峰值时,电流不够,结电容放电能量就在沟道里烧掉了。650V/20mΩ 级别的 SiC MOSFET,Coss 大概在 300 到 500pF,Vbus/2 是 400V,单次放电能量 Eoss 0.5 × Coss × V²,算下来差不多 30 微焦。开关频率 50kHz、三相加起来,这部分大概 4 到 5W。数值不大,但要是忽略了,实测和仿真对不上时容易找不到方向。另一个是驱动损耗。SiC MOSFET 的栅极电荷 Qg 一般在 60 到 80 纳库,驱动电压幅值 21V(正 18V 负 3V),单管驱动功耗 Qg × ΔVgs × fs。双向开关两只管子都要驱动,三相加起来这部分也就零点几瓦。虽然小,但它是额外的电源负担,而且驱动芯片的供电能力要能跟上,不能因为省这几毛钱的电容导致驱动电压跌落。3. 参数从哪里来手册、双脉冲与温度修正3.1 手册曲线上哪些点能用损耗计算的第一步是把参数凑齐,而数据手册上的曲线是最容易被误用的东西。Rds_on 的手册值通常标在 25°C,而且给的是一个典型值和一个最大值,两者可能差 20% 到 30%。工程上做保守设计,应该用最大值;做效率评估,可以用典型值。但不管用哪个,都必须做温度修正。SiC MOSFET 的 Rds_on 温度系数是正的,从 25°C 到 125°C,大概会涨到原来的 1.5 到 1.8 倍。具体系数看器件,有的器件手册会直接给归一化曲线,没有的话就用 0.6% 到 0.8% 每开尔文这个经验范围估。二极管的正向压降 Vf 也要注意测试条件。手册上标的 Vf 通常是在某个特定电流和温度下的值,比如 10A、125°C。实际工作时电流是变化的,Vf 也会跟着变。SiC 肖特基二极管的 Vf 温度系数是负的,温度升高时 Vf 反而降低,这一点和 Si 快恢复二极管相反,做高温效率分析时要注意方向别搞反。Eon 和 Eoff 是最容易出问题的参数。手册上给的开关能量曲线,测试条件往往是特定的母线电压、电流、驱动电阻和结温。你的实际工况只要有一项不一致,数据就不能直接用。比如手册标的是 400V/20A/Rg5Ω/25°C,而你的实际结温是 125°C,那 Eoff 可能要乘 1.3 甚至 1.5。我的习惯是,手册数据只用来做前期选型比较,真正要出损耗报告,必须自己做双脉冲测试。3.2 双脉冲测试平台的搭建细节双脉冲测试本身不复杂:一个被测管、一个续流管(或者用二极管)、一个电感、一个直流电源、一套驱动电路,再加示波器和几个探头。但要做到数据可信,细节很多。先说电流测量。测开关损耗必须同时拿到漏极电流和漏源电压的波形,而这两个信号的量级差得远。用罗氏线圈测电流没有插入阻抗,但带宽要够,至少 30MHz 以上;用分流电阻测电流更准,但会引入寄生电感,而且在高压侧测量要加隔离。我一般用罗氏线圈配无源探头测电压,探头的地线要用最短的弹簧地,绝对不能用那种带鳄鱼夹的长地线,否则测出来的关断波形全是振铃,损耗根本算不准。再说时序对齐。电流探头和电压探头的传输延迟不一样,如果不做延迟补偿,算出来的功率波形会出现负值,这块区域的损耗就直接算错了。标准的做法是用两个探头同时测同一个信号,把延迟差标定出来,再在示波器里做通道去偏斜。这一步很多人会跳过,但它是损耗测量误差最大的来源之一,不做的话损耗结果可能有 20% 以上的偏差。测试点的选择也有讲究。至少要覆盖 25°C 和 125°C 两个结温,因为这个温度区间内开关能量的变化最明显。电流点要覆盖从 20% 到 120% 额定电流的多个点,母线电压要覆盖实际工作范围。测完之后把数据拟合成 Eon(I)、Eoff(I) 的曲线,再按结温和电压做插值,这样算出来的损耗才有说服力。3.3 Rds_on温度修正与迭代求解这里有个坑必须提醒:损耗和结温是相互依赖的。结温升高,Rds_on 变大,导通损耗增加,结温进一步升高。如果只算一遍,结果会偏乐观。正确做法是迭代。先假设一个结温,算出损耗,再用热阻算出新的结温,拿新结温重新修正 Rds_on,再算一遍,直到两次结温的差小于 1°C 为止。SiC 器件的正温度系数让这个过程是收敛的,一般迭代三到四次就够了。如果因为某种原因迭代发散,那说明散热设计本身就有问题,得回头改散热方案,而不是继续算下去。表 1 是我在一台 15kW 样机上做的迭代收敛过程,散热器温度取 90°C,单管热阻取 0.75 K/W。迭代轮次假设结温 Tj (°C)折算 Rds_on (mΩ)单管导通损耗 (W)反算结温 Tj (°C)第 1 轮100.061.08.1597.2第 2 轮97.260.28.0397.0第 3 轮97.060.18.0297.0可以看到第 3 轮就已经收敛了。如果忽略温度修正,用 25°C 的 40mΩ 去算,单管导通损耗只有 5.34W,比收敛值低了三分之一,散热器就会选小一号。4. 15kW样机的损耗预算实战4.1 工况设定与电流应力先明确设计工况,后面所有数字都从这里推导。输入是三相 380V 交流,相电压有效值 220V,峰值 311V。输出母线是 800V 分裂成 ±400V。额定功率 15kW,功率因数按 0.99 算,开关频率 50kHz。每相输入电流有效值算出来是 15000 / (3 × 220 × 0.99) ≈ 23A,峰值 32.5A。开关占空比 d(θ) 1 − |vph|/(Vbus/2),把 vph 311sinθ 代进去,再在半个工频周期上积分取平均,得到平均占空比大约 0.505。这个数字直观理解就是:一个工频周期里,开关管大概有一半时间是导通的。流过开关的电流有效值 I_sw_rms √(d_avg) × I_ph_rms √0.505 × 23 ≈ 16.3A。注意这里用的是有效值的平方关系,不是简单乘占空比,因为占空比是随时间变化的开关函数,平方后再平均才对应功率。4.2 导通损耗计算MOSFET 选 650V SiC,单管 25°C 时 Rds_on 20mΩ,双向开关串联后 40mΩ。按第 3 节的迭代结果,125°C 附近取 60mΩ。三相开关总导通损耗 3 × I_sw_rms² × Rds_on 3 × 16.3² × 0.060 3 × 265.7 × 0.060 ≈ 47.8W。平均到六只管子(每相两只),单管大约 8W。这个数值对 TO-247 封装来说很舒服,配上合适的散热器,结温不会失控。再看二极管。上二极管在正半周工作,瞬时电流 i_Dp(θ) ip sinθ × (1 − d) 32.5 sinθ × 311 sinθ / 400 ≈ 25.3 sin²θ。在整周期上取平均,得到 25.3/4 ≈ 6.3A。有效值平方是 25.3² × 3/16 ≈ 120,开方约 11.0A。SiC 肖特基在 125°C、10A 附近的 Vf 约 1.4V,等效串联电阻约 20mΩ。单管损耗 1.4 × 6.3 0.020 × 120 8.82 2.4 ≈ 11.2W。六只二极管加起来约 67W。这个比例其实挺有意思:二极管的导通损耗比 MOSFET 还高。因为二极管全程在导通,而 MOSFET 只有一半时间导通,再加上 Vf 是固定的压降,不像 Rds_on 那样在轻载时能摊薄。这也是维也纳设计里容易被忽视的一点——很多人挑 MOSFET 很认真,二极管随便选一个,结果效率怎么调都上不去。4.3 开关损耗与反向恢复开关损耗的部分,先用双脉冲实测数据。某 650V/20mΩ SiC 在 400V/25A、Rg5Ω、125°C 条件下,Eon ≈ 35 微焦,Eoff ≈ 45 微焦,合计 80 微焦。但维也纳里开关两端的实际电压摆幅是 (Vbus/2 − |vph|),平均值大约 200V,是测试电压 400V 的一半,能量大致按电压比例折算,取 40 微焦。三相总开关损耗 3 × fs × E_sw 3 × 50000 × 40 × 10⁻⁶ 6W。考虑到实际电路中会有杂散振铃、驱动回路寄生电感带来的额外损耗,以及轻载时结电容放电不回收的部分,我再加一个 1.5 倍的工程系数,取 9W。这个数字仍然很小,和导通损耗不在一个量级,印证了前面说的维也纳开关管开得很轻。反向恢复损耗。SiC 肖特基的 Qrr 按 25 纳库算,反向电压 400V,三相总损耗 3 × Qrr × Vbus_half × fs 3 × 25 × 10⁻⁹ × 400 × 50000 ≈ 1.5W。驱动损耗按每管 Qg 70 纳库、驱动电压幅值 21V 算,三相六管 3 × 2 × 70 × 10⁻⁹ × 21 × 50000 ≈ 0.44W。4.4 汇总、效率校核与灵敏度分析把上面各项汇总进表 2。损耗项目三相总损耗 (W)占功率器件损耗比例MOSFET 导通损耗47.833.6%二极管导通损耗67.247.2%开关损耗含工程系数9.06.3%二极管反向恢复与结电容1.51.1%驱动损耗0.440.3%其他杂散、采样、母线电容16.511.6%功率器件合计142.5100%功率器件损耗合计约 142.5W。再算上无源部分:升压电感铜损加铁损约 55W,EMI 滤波器约 8W,PCB 走线和采样电阻约 5W,风扇和控制电路约 11W。整机总损耗约 221.5W,效率 15000 / 15221.5 ≈ 98.55%。这个效率对纯 SiC 方案来说是够得着的,实测做出来在 98.3% 到 98.6% 之间波动很正常,差异主要来自电感品质和散热条件下的参数漂移。灵敏度这块,有几个变量值得单独看。变量变化对总损耗的影响Rds_on 取值从 20mΩ 改成 40mΩ25°CMOSFET 导通损耗翻倍至约 96W效率下降约 0.3 个百分点开关频率从 50kHz 提到 100kHz开关损耗升至约 18W但电感体积可减半电感损耗可能下降 15W 左右二极管类型SiC 换成 Si 快恢复Qrr250nC反向恢复损耗升至约 15W并额外增加 MOSFET 开通损耗 5 到 8W散热器温度从 90°C 升到 110°CRds_on 上升约 8%导通损耗增加约 4W进入正反馈风险区这张表最有价值的一行是开关频率那行。很多人以为提高频率一定亏,但在维也纳里,开关损耗本来就低,把频率从 50kHz 提到 100kHz,增加的损耗不到 10W,而电感体积和电感损耗能省下一大块。这就是维也纳适合高频化的底气所在。5. 仿真与实测怎么对上5.1 PLECS/PSIM建模要点仿真建模最忌讳的是拿理想器件往上堆。三相维也纳的仿真模型至少要把这几样东西做进去:Rds_on 的温度特性、二极管的 Vf 曲线、MOSFET 的 Eon/Eoff 查表模型、结电容 Coss、以及死区时间。PLECS 里可以用热模型组件把 Rds_on 和 Tj 关联起来,跑完仿真直接看结温曲线,很方便。PSIM 的话需要自己搭损耗计算模块,把每个开关周期的能量累加起来。有一个细节容易漏:维也纳的双向开关在仿真里必须建模成两个背靠背的 MOSFET,不能用一个理想开关代替。因为两个管子的导通电阻是要叠加的,用一个理想开关会低估导通损耗将近一半。我就见过有人仿真出来效率 99.2%,实测只有 97.5%,回头一查就是这里的问题。死区时间也要设对,一般取 100 到 200 纳秒。死区期间电流通过哪个器件续流,取决于电流方向和开关状态,这部分损耗虽然不大,但影响波形正确性,进而影响整个损耗计算的准确性。5.2 实测手段与误差来源实测验证效率,最稳的是用功率分析仪。输入端用三瓦特计法测三相输入功率,输出端直接用直流功率分析功能。功率分析仪的带宽要够,至少 1MHz 以上,否则高频谐波测不进去,效率会虚高。测的时候要注意共模电流的干扰。三相维也纳的开关节点电压跳变很快,dv/dt 很高,会在测量回路上感应出共模电流,让电流读数出现偏差。解决办法是给电流传感器加共模扼流圈,同时把示波器和功率分析仪的地做好单点接地。结温测量用热电偶贴在器件外壳上,然后通过热阻反推结温。贴的位置很关键,要贴在封装背面的金属散热片上,尽量靠近芯片中心投影点。贴在外面塑料壳上是测不出真实壳温的。更好的办法是用红外热像仪,但需要把器件表面做哑光处理,不然金属反光会让读数偏低。还有一点,效率数据要等到热平衡之后再测。冷机状态下测出来的效率会偏高,因为 Rds_on 还是 25°C 的值。一般要跑半小时以上,直到散热器温度稳定,前后两次测得的外壳温度差小于 2°C 才算平衡。5.3 偏差修正经验仿真和实测对不上的时候,按这个顺序排查:先看二极管 Vf,这个参数最容易被低估,实测的 Vf 往往比手册高 0.1 到 0.2V;再看 MOSFET 的 Rds_on 实际值,可以用直流源给管子通一个额定电流,直接量源漏压降反算;最后看开关损耗,这个偏差往往来自驱动电阻和布局寄生参数。我的经验是,仿真结果和实测效率的偏差控制在 0.3 个百分点以内就算合格,超过 0.5 个百分点就要找原因。差 0.5 个百分点在 15kW 上就是 75W,不可能凭空消失。还有一种情况是仿真比实测还低,这就说明仿真里某些损耗被漏掉了,最常见的是驱动损耗和母线电容的 ESR 损耗没算进去。6. 从损耗到热结温校核与器件选型6.1 热阻链路与结温迭代损耗算出来只完成了一半,接下来要把它变成结温,判断器件能不能活。热阻链路是这样的:结到壳 Rth_jc、壳到散热器 Rth_cs、散热器到环境 Rth_ha。TO-247 封装的 SiC MOSFET,Rth_jc 大概 0.5 K/W,二极管 0.6 K/W。用导热垫片时 Rth_cs 取 0.25 K/W,用导热硅脂且表面平整度好的话可以降到 0.15 K/W。散热器热阻要和风道一起考虑。15kW 样机用一个 120mm 风扇、铝挤散热器,Rth_ha 大概能做到 0.6 K/W,但这是散热器整体对空气的热阻,分配到每个器件上还要看器件之间的热耦合。六只 MOSFET 加六只二极管挤在一块散热器上,中间位置的器件会被旁边的器件烤到,温度比边缘高 10°C 以上。做热设计时按最热的那只器件校核,别按平均值。按第 4 节的损耗数据,单管 MOSFET 损耗约 8W,二极管约 11.2W。散热器温度 90°C 时,MOSFET 结温 90 8 × 0.75 ≈ 96°C,二极管结温 90 11.2 × 0.85 ≈ 99.5°C。都在 125°C 以下,留了 25°C 裕量,算健康。但要注意,这是热平衡后的稳态值。开机瞬间、负载突加、环境温度超标的场景都要单独校核。特别是夏天机房环境温度到 55°C 的时候,散热器温度会跟着涨到 100°C 以上,结温就逼近 110°C 了,这时候 Rds_on 又上升,损耗再增加,得重新迭代一遍。6.2 Si和SiC方案对比如果成本压力大,想用 Si 器件,得先看清楚代价。对比项全 SiC 方案Si MOSFET Si 快恢复二极管开关管 Rds_on25°C20mΩ190mΩ超结同电压等级导通损耗三相约 48W约 450W需多管并联二极管 Qrr25nC250nC反向恢复损耗1.5W15W 加额外开通损耗开关频率上限100kHz 以上40kHz 左右电感体积小大整机效率98.5%96% 到 97%散热器体积小明显增大这张表里最狠的是导通电阻那一行。650V 的 Si 超结 MOSFET 想要做到低导通电阻,往往要选很大电流等级的器件,但结电容又跟着涨,开关损耗上去了,陷入两难。所以 15kW 这个功率段,现在基本是 SiC 的天下,Si 方案只在成本极度敏感、效率要求不高的场合还有空间。6.3 布局、并联与均流损耗算得再准,布局做不好也白搭。维也纳的换流回路有三条,每条都要做到最短。开关管导通和关断时,电流在开关和二极管之间换流,这个回路的寄生电感直接决定了电压尖峰和振铃。寄生电感每增加 10nH,关断尖峰可能多 20V,器件的电压裕量就被吃掉一块。母线电容的放置也很关键。中点电容要尽量靠近开关管的源极连接点,让中点电流的回路面积最小。三相布局要尽量对称,不然三相之间的电流不平衡会导致某一相的器件过热。如果单管损耗太大需要并联,均流是要专门处理的。SiC MOSFET 的 Rds_on 有正温度系数,直流均流天然有保障,但动态均流还是要靠对称布局和独立栅极电阻。栅极电阻不要共用,每只管子一个,这样开通速度一致,不会出现某只管子抢先导通、承担全部电流的情况。还有一点容易忽略:驱动回路的源极引线要用开尔文连接,直接从芯片的源极焊盘引出,不要在功率回路上分压。不然开关瞬间的 di/dt 会在源极寄生电感上产生压降,让栅源电压出现波动,轻则开关变慢,重则误导通。7. 常见问题速查7.1 排查表现象可能原因排查方法实测效率比仿真低 1 个百分点以上双向开关按单管 Rds_on 建模检查模型是否为两管串联效率随温度明显下降Rds_on 正温度系数未被正确计入用热像仪测壳温反算实际 Rds_on某一相器件温度明显偏高三相布局不对称或驱动延迟不一致对比三相电流波形和驱动波形关断电压尖峰超过器件耐压换流回路寄生电感过大缩短回路加吸收电容轻载效率很差结电容放电损耗占比上升开关频率高轻载降频或进入间歇模式二极管异常发热Vf 选型偏高或并联均流不均实测二极管压降检查并联布局仿真效率虚高死区、驱动损耗、母线 ESR 未计入逐项补充损耗模型中点电压不平衡中点电容容量不足或负载不对称加大中点电容检查采样电路7.2 踩过的坑第一个坑是双脉冲测试的延迟补偿。有一次测出来的 Eoff 只有手册值的六成,觉得很奇怪,后来发现是电压探头和电流探头的延迟差没校准,导致功率波形出现了一段负值区域,把损耗抵消掉了。校准之后数值就正常了。这件事之后,我养成了每次测损耗之前先做延迟标定的习惯,不标定不出数据。第二个坑是二极管的 Vf 温度系数方向。SiC 肖特基的 Vf 随温度升高而降低,Si 快恢复二极管则相反。做高温效率分析时如果搞反了,会得出完全错误的结论。我见过有人按 Si 的温度系数去修正 SiC 数据,结果算出来的高温效率比实测高了 0.4 个百分点。第三个坑是散热器热耦合被低估。六只管子挤在一个散热器上,中间那两只的壳温比边缘高了 12°C,最开始按平均壳温算结温,以为还有 30°C 裕量,结果实测中间那只已经到 122°C 了。后来把管子间距拉开,并在中间位置加了一条导热铜排,壳温差才降到 5°C 以内。第四个坑是把电感损耗和器件损耗混着算。电感损耗不属于功率器件损耗,但它会拉高散热器整体温度,进而抬高器件结温。做热设计时要把电感的热量也算进散热器的总负载里,不能只算器件那部分。再说一个实测上的体会。效率这个数,同一台机器在不同时间、不同环境温度下测,差 0.2 个百分点很正常。所以比较不同方案时,一定要在相同的热平衡条件下测,而且要测多次取平均。单次测量的数据拿来下结论,很容易被误导。最后分享一个算损耗的小技巧。如果手上没有双脉冲测试平台,又不想完全靠手册数据,可以用一种折中办法:用示波器同时抓一相的电流波形和一个开关周期的电压波形,把整周期数据导入 Excel,用开关函数做门控,直接对瞬时功率积分。这个方法的精度不如双脉冲,但对于评估方案可行性、做器件选型的横向对比,已经足够了。我第一次做维也纳损耗分析用的就是这个办法,省了一台脉冲测试设备的钱,结论也和后来的双脉冲数据对得上。