1. 为什么电源/地层分割这么重要信号回流与EMC的底层逻辑1.1 回流电流的最小电感原则很多人刚开始做多层板的时候把电源层和地层当成专门走电的铜皮来理解觉得只要把网络连上就完事了。这个理解其实差了很远。电源层和地层真正的作用是给信号提供一个连续、低阻抗的参考平面——信号走在表层回流电流走的是正下方参考平面的投影区域两者方向相反、距离最近、环路面积最小电磁辐射才能压得住。这个原理叫做最小电感回流路径。我实测过一个案例一块四层板顶层有一根DDR数据线从BGA拉出来本来是跑在完整地层上方的后来为了给一个电源域让位在地层上切了一道缝这根线恰好横跨缝隙。改板后做EMC摸底150MHz频段的辐射超标将近12dB拿近场探头扫了一圈峰值就聚集在信号线跨缝的那一小段。把分割线挪开、让信号线下方保持完整地平面之后一下就降下去了。整个排查过程让我对平面连续性这几个字有了血泪级的认识。1.2 跨分割走线的后果是什么高速信号跨越电源层或地层的分割缝时回流电流不能直接横穿过去只能绕到分割线两端、通过去耦电容或者其他途径绕回源端这个过程会让回流路径急剧拉长。信号线本身长度可能只有2英寸电信号的实际环路却变成了5~6英寸等效电感翻了几倍后果就是信号完整性恶化过冲、振铃、参考电平抖动时序裕量被吃掉。EMC辐射增大环路面积扩大等效天线效率提升高频分量辐射出去。地弹噪声加剧回流电流绕路过程中经过的其他网络被干扰I/O抖动明显。在混合信号板卡上还会出现更隐蔽的问题ADC或DAC数字侧电流噪声通过不连续的地平面窜到模拟侧原本分开的模拟地/数字地反而因为回流路径的绕行而互相污染。后面我会专门展开讲这个争议点。1.3 什么时候必须分割什么时候不应该分不是所有板子都要做电源/地分割。我的判断标准大致是这样情况处理方式单一电源域 单地层不用分割保持完整平面最理想多个电源域但电流不大电源层分割或高密度去耦均可优先分割电源层模拟/数字混合且ADC采样率较高地平面是否分割取决于器件封装与电流回流路径倾向于统一地平面高压与大电流并存必须分割且要按爬电距离留够间隙这里说个容易被忽视的点很多初学者听到模拟地、数字地要分开就随手把地平面切成两半结果ADC的数据总线跨在缝隙上反而把问题放大。现代混合信号芯片的封装设计AGND和DGND引脚通常都要接到同一个低阻抗地平面才能保证电流回流顺畅。盲目分割地平面、又无法保证所有信号都不跨缝不如不做分割。2. 分割前的准备电源域梳理与层叠策略2.1 先梳理电源域再动铜皮拿到原理图之后我一般先干一件事把所有电源网络列一张表标清楚每个电源域从哪个源来、要供给哪些芯片、预估最大电流、允许的电压跌落范围。这张表决定了你在电源层上画的每一条分割线位置。真正动手分割时优先把电流大的电源域放在完整的一块大平面上电流小的电源域放在边缘区域。因为大电流域的铜皮阻抗哪怕多个几毫欧压降就大了。举个例子一个3.3V电源域峰值电流4A从输入到负载的平面传导路径如果因为分割绕路多出10mm的窄铜带宽度假设1mm铜厚1oz这10mm铜带的电阻大约5.5mΩ压降就是22mV——对3.3V内核供电来说已经占到了接近1%还不够的话就需要加宽或改用更大铜厚。2.2 层叠设计与平面分配层叠结构决定了你能有多少个平面层可用。典型四层板通常只有一个电源层和一个地层六层板有两个地层、一到两个电源层。具体怎么分配我给一个常用参考层数常见层叠适合场景4层顶层信号 – 地层 – 电源层 – 底层信号通用数字板信号速率中等6层顶层 – 地 – 信号内层 – 电源 – 地 – 底层信号层多有完整参考平面6层顶层 – 地 – 电源 – 信号内层 – 地 – 底层电源域多的高速板电源层和地层尽量做成相邻层对这样两者之间的平面电容可以起到高频去耦的作用——几十皮法到几百皮法配合表贴去耦电容能明显压住高频噪声。层间距越小这个电容越大所以叠层设计时电源层和地层的介质厚度不宜过大。2.3 数字/模拟分区该不该分一个过来人的看法关于模拟地和数字地是否分割我的经验是先看器件手册再看信号流向不要凭感觉。早期很多教程都建议模拟地、数字地物理分开然后在单点通常是在ADC下方连接。这个做法在低速1MHz或单点传感器采集场景下依然有效。但现在的流水线型ADC/DAC内部数字部分和模拟部分的电流回流高度耦合芯片封装内部已经把两个地连在一起了你板子上再强行切开两地回流电流反而要走很长的绕行路径通过外部连接点回到源头环路更大、噪声耦合更严重。所以现在的主流做法是统一地平面 干净的分区布局。信号走线时模拟信号线限制在模拟元件区域内数字信号线限制在数字元件区域内两者不要在平面上方交叉地平面保持完整。这样既有低阻抗回流又可以依靠布局来隔离噪声。我在一块8层数据采集板上实测过统一地平面配合严格的跨区走线控制ADC的SNR比之前的分割方案提高约3~4dBEMC摸底也一次通过。3. AD中平面分割的完整操作流程3.1 负片平面层用分割线正片层用铺铜在Altium Designer里电源/地层分割的实操方式取决于这个层被设置成Internal Plane负片还是Signal Layer正片。负片模式下你在层上画出分割线Split Plane走线经过的区域自动视为无铜区域四周默认填充铜。正片模式下你需要用Polygon Pour来铺铜然后通过修改铺铜网络来划分。我的建议是四层板/六层板的标准电源层、地层定义成Internal Plane用Split Plane工具分割。如果在信号层上做大面积电源区域或者层属性本来就是Signal Layer就用Polygon Pour。Split Plane的好处是DRC能自动检查平面是否覆盖完整死铜问题比Polygon Pour少得多。缺点是只能在Place菜单中选择快捷键是 P – S操作时先用直线/弧线在平面层上勾出分割边界然后按Tab键分配网络。3.2 用Split Plane分电源域的完整步骤我在工程里最常用的操作序列是这样的在层管理器快捷键 L把目标平面层设为Internal Plane并给每个Internal Plane分配默认网络。通常第一个平面层给GND第二个给最大电流的电源域。进入该平面层按 P – S 调出Split Plane沿着你事先规划好的分割边界画闭合多边形。每画完一个分割区域Altium会弹出对话框让你指定该区域的网络比如3V3、5V0等。继续画下一个区域直到所有电源域都有对应的封闭区域。按 T – D – R 重新铺铜让分割生效。按 R – P 打开Design Rule Check选中Plane相关的规则检查项确认平面没有违规。分割边界要画在哪儿才是真正的功力所在。我一般遵循三个原则一是分割线要尽量短别围着板子绕大圈二是分割线不要经过BGA下方或高密度引脚区否则会让信号线无法就近换层三是高速信号的正下方绝对不能有分割缝这条我在前面已经吃过亏现在画分割线之前会先打开信号层把DDR、USB、LVDS这类高速走线的位置在脑海中过一遍再决定分割线走向。3.3 正片铺铜切割Polygon Pour的另一条路不是所有工程都用负片。有些板子为了兼顾走线密度把内层设计成信号层个别区域做大面积铺铜。这时候就是Polygon Pour登场的时候。步骤是切到目标信号层执行 Place – Polygon Pour快捷键 P – G用一个封闭的多边形框出电源区域在属性面板里选择网络。画完所有区域后逐块执行 Tools – Polygon Pour – Repour All让铜皮填充生效。这里有个常见的坑正片铺铜之后如果某个区域的铜皮没有连接到对应网络AD会把它当成一个独立的死铜Dead CopperDRC会报Isolated Copper。别急着忽略先确认这个区域是不是真的应该存在——如果它是多余的删掉重铺如果它是有用的电源区域检查是不是被分割线切断了网络关联。我见过一个同事整板铺铜后多了一个1.2V的孤岛区域电流从别处绕路导致该区域供电不足芯片间歇性复位最后查了一整天。3.4 散热铜皮和缝合过孔的处理分割完成之后还有两类铜皮相关的工作容易被漏掉BGA或大功率器件底部的散热焊盘需要连接到对应的电源或地网络。如果散热焊盘属于某个被分割电源域要在该电源域的平面区域里放好热释放过孔和热释放铜皮Thermal Relief否则上层散热盘和下层平面之间热阻过大芯片温度压不住。分割边界两侧的平面层之间需要放置过孔缝合Via Stitching。尤其是高频区域缝合过孔可以避免分割缝隙在高频下变成缝隙天线。关于缝合过孔回到Altium里可以手动放也可以使用 Place – Via Stitching它会在你指定区域内自动铺满过孔阵列。缝合间距一般取最高关注频率波长的1/20左右工程上常用的经验值是100~200mil超过2GHz的射频区域最好做到50mil以下。4. 分割平面之后必须做的自检4.1 DRC检查不要只开默认项分割完之后直接摆Gerber是新手最容易踩的坑。我自己的经验里要手动打开这几类检查项Clearance Constraint平面层之间的间距规则一般设为20~40mil。高压板比如反激电源副边电压超过50V要按安规爬电距离算可能要到80mil以上。Plane Clearance负片层上过孔/焊盘与铜皮之间的距离正片层对应Polygon Connect Style。这里要区分信号过孔和电源过孔规则优先级高的网络如高压网络单独设大间距。Dead Copper正片铺铜区域的孤岛检查。Un-Routed Net这个必须开顺便把每个未连接Net过一遍。跑DRC不能只看错误数量要逐项看。我最常干的事是把DRC报告导出来File – Report – Report Preview按网络分组排查。4.2 用半透明模式目视检查DRC只是第一步我还会用两种目视手段做最终确认按下 ShiftS 切换到单层显示在平面层上仔细看每个分割区域是否与你规划的电源域一一对应分割线是否形成闭合回路。如果分割线没有闭合负片平面会把两个域短路在一起——这个错误DRC不一定能报出来尤其是两个网络恰好有某种间接连接时。使用 View – Board Planning Mode快捷键 CtrlM或者普通的半透明显示模式叠加看信号顶层和平面层重点确认高速信号下方有没有分割缝。4.3 用仿真工具验证平面阻抗如果你的软件装了SI/PI分析工具AD也有对应的扩展模块分割完之后可以跑一下平面谐振和直流压降仿真。比如在电源层上设置电流激励观察从输入端到负载端的压降是否满足目标。通常3.3V/1.2V这类低压大电流域允许压降控制在3%~5%以内超过就要加宽铜皮或增加过孔。如果没装仿真工具也有土办法把平面铜皮按方块电阻估。1oz铜厚下的方块电阻约为0.5mΩ/sq你估算电流路径上的方块数量大致就能知道压降数量级。这个粗略计算在早期选型阶段非常实用。5. 过孔规则设计从载流能力到回流路径5.1 过孔尺寸与载流能力估算过孔不只是打个孔把层连起来那么简单。在电源完整性领域过孔是电流路径上的一个收缩点它同时携带电阻、电感和电容三种寄生参数对你的电源系统有实打实的影响。先说过孔载流。一个内径0.3mm、外径0.6mm的过孔在1oz铜厚下孔壁镀铜厚度约为0.02mm到0.03mm它的载流能力大致在0.5A到1A之间。工程上我常用的经验值是过孔内径单孔预估载流1oz基铜温升10℃适用场景0.2mm0.3~0.5A信号换层小电流0.3mm0.8~1A普通电源过孔0.4mm1.2~1.5A中大电流电源过孔0.6mm2A以上电源输入/输出多个并联这只是粗估。精确的算法要考虑孔壁厚度、允许温升、环境温度等但正常消费类板卡用这个表做前期规划足够了。电流大的节点不要只放一个过孔比如某个电源输入要过6A电流我会放 6~8 个0.3mm过孔并联让电流分散流过降低每个过孔的温升。过孔载流不足的后果表现为过孔发热、铜皮变色、甚至板子冒烟。我修过一块电源板输出过孔只放了两个0.2mm的满载3A下连续运行半小时板子背面对应位置温度高达95℃后来加了一排0.4mm并联过孔温度直接降到50℃以下。所以多打几个孔这句话在电源设计中不是偷懒是刚需。5.2 过孔的寄生参数对信号的影响高速信号换层时过孔会引入额外的寄生电容和寄生电感。寄生电容会把高频分量泄放到参考平面寄生电感会阻碍电流突变导致信号边沿变缓、振铃增大。一个典型0.3mm过孔寄生电感大约在1nH左右寄生电容大约0.5pF。这个数值看起来小但在GHz级别的信号链路上1nH感抗在2GHz时是12.5Ω已经不能忽略了。所以在DDR、PCIe这类高速接口上我通常会限制换层数量尽量在顶层/底层把线走完。如果必须换层在紧邻过孔的位置放置回流地孔为回流电流提供一条低阻抗的旁路。同一根信号线上的过孔尽量等间距放置保持阻抗均匀。5.3 回流过孔与过孔缝合Via Stitching回流过孔这个概念前面提到过。信号线从顶层换到内层时顶层参考平面上的回流电流没办法自动跳到内层参考平面它需要一个地过孔来完成换层否则回流电流就要绕到最近的地引脚或电源引脚路径长了EMI和串扰都会增加。所以信号换层的过孔旁边一定要成对放置地孔。高速信号比如差分对一般在差分过孔的两侧各放一个地孔间距尽量靠近形成电流回路。如果两个信号层是相邻的还可以用固定阵列的地孔来缝合它们之间的参考平面。过孔缝合在高速数字板和射频板中另一个重要应用是屏蔽。沿着板边或高辐射区域的边界放置一排密集的接地过孔可以构成一道法拉第笼墙把辐射锁在板内。在Altium中可以直接用 Place – Via Stitching 自动放置注意设置好过孔间距和连接到GND网络放置时避开已有的走线。6. AD中过孔规则的配置与约束6.1 规则设置的核心位置在Altium Designer中过孔相关的规则集中在 Design – Rules 里有几类必须配置Routing – Routing Via Style定义过孔内外径的最小/最大/首选尺寸。Electrical – Clearance过孔与其他对象之间的电气间距。Manufacturing – Hole Size孔径上下限。Manufacturing – Via Count限制焊盘上的过孔数量BGA扇出时很实用。此外如果你使用了三类目标电源过孔、信号过孔、散热过孔建议用规则优先级来区分。做法是创建多个Routing Via Style规则在Where The Object Matches里指定不同的网络类别或网络名比如给GND网络设一个大孔径过孔规则给差分信号网络设一个固定的小孔径规则。规则优先级可以在规则面板右下角的Priorities里调整。6.2 不同类型过孔区分设置我见过不少工程一口统一过孔规则内径0.3mm、外径0.6mm。这个设置在小电流数字板上没问题但在电源板上就太草率了。电源过孔和信号过孔的需求根本不同类型核心诉求推荐尺寸信号过孔阻抗连续、寄生参数小内径0.2~0.3mm外径0.45~0.6mm电源过孔低电阻、过流大内径0.3~0.4mm外径0.6~0.8mm地层缝合孔低电感、密集排布内径0.2~0.3mm外径0.5mm间距小在AD中实现这种区分就是在Design Rules里加多条Routing Via Style规则并设置优先级。很多做封装库的同事还会把关键BGA封装的焊盘过孔属性预设好比如BGA扇出时用的微过孔Microvia单独设一个规则防止在布线时被自动改得乱七八糟。6.3 生产可制造性从PCB厂角度想问题选过孔尺寸时我一直坚持一条原则和你的PCB厂工艺能力对齐。不同工厂的钻孔精度、最小孔径、厚径比能力不同普通四层板厂能稳定做0.25mm内径高多层板厂可能支持0.15mm的激光微孔但价格也上去了。一个实用做法是在布局布线前先把你选的PCB厂工艺参数导入AD。在Design – Rules – Manufacturing里设置孔壁铜厚、钻孔公差等参数布线时AD就会自动提醒你哪些过孔不满足可制造性。这些规则不导入等到出Gerber时才发现过孔孔径小了重新改设计浪费的时间足够多写几版代码。层数与孔径的关系也要注意板子层数越多、板厚越大厚径比越高小孔径过孔的电镀可靠性越差。比如1.6mm板厚、内径0.2mm的过孔厚径比达到8:1部分厂加工困难可靠性也打折扣。所以高密度板设计时往往选择HDI激光孔或者把电源地过孔统一放大到0.3mm以上。7. 分割与过孔结合处的实战避坑清单7.1 分割线与过孔间距不够导致的短路隐患在负片平面层上画Split Plane时分割线两侧的铜皮分别归属不同网络如果你的过孔或焊盘离分割线太近可能会跨越两个区域造成网络混淆。AD的DRC可以查这一类问题但前提是你在Clearance规则里明确指定了Plane – Clearance检查项。我的避坑方法是在所有内层平面层上设置同一个Net Class然后给这个Net Class单独建一个Clearance规则间距设为过孔外径到分割线边缘不小于10mil一般取20mil稳妥。这样即使你不小心把过孔放在分割线边缘DRC也会立刻报错。7.2 电源过孔布放位置的经验电源过孔不要只放在电源入口处或者芯片电源引脚正下方还要顺着分割区域的中央布放一排传输主通道让电流均匀地铺开。我在设计一块四层DSP板时最初只在DSP引脚下方放了电源过孔结果电源平面上的电流密度不均匀部分引脚供电纹波偏大DSP内核电压跌落超标。后期在平面中央补了一排过孔相当于提供了一条低阻抗的主干道问题就解决了。具体做法估算一下这个电源域的总电流除以单个过孔载流能力得到所需过孔数量然后把这批过孔分布在芯片底部和电源输入端之间尽量均匀排列。7.3 分割后才发现有信号跨缝隙怎么办这个问题在项目后期偶尔会遇到尤其是临近投板时才发现的我提供两个次优解在跨缝信号线附近放置一个跨接电容通常是1nF或100nF的0402放在分割缝上方为回流电流提供一个高频路径。这招能用但只适合中低频信号对高频信号效果有限因为电容本身有寄生电感。改进分割线走向让分割线绕过这根信号线的正下方确保信号线下方有连续平面。这是根治方案哪怕改动量稍大也值得做。7.4 多电源域共地时的分割陷阱多个电源域共用同一条地回路时如果在地层上做分割电源回流就会在分割线之间互相穿插形成环路电流。常见症状是A电源域负载变动时B电源域的电压出现波动示波器上看到明显的耦合毛刺。这个问题的根治方案是地平面尽量完整电源层做分割如果必须在地层分割那就在分割线附近放置足够多的跨接电容或共地过孔把两块地的高频阻抗拉低。高频下这些跨接电容等效成一小段低阻抗导线可以在一定程度上缓解回流绕路。8. 几个值得记住的经验教训与实际技巧8.1 过孔载流能力经验表怎么用前面给的表是粗略估算真正投产前我还会做一个叫过孔阵列计算的小验证把需要的总电流除以单个过孔的载流值得到孔数再留30%冗余。比如某电源域需要8A用0.3mm过孔假设1A/孔理论要8个实际至少放11~12个。这些多了的过孔不只是散热冗余还降低了每个孔的电流密度长时间满载运行的可靠性明显不同。8.2 平面层的分割线宽度别拍脑袋分割线的宽度其实就是两个电源域之间的隔离带宽度。除了满足DRC最小间距如果是高压网络还要考虑安规爬电距离。给个参考常规低压板50V分割缝20mil足够50V~150V至少40milAC侧或超过250V的老老实实上80mil并且把反激电源的初次级分离做明显。分割缝太窄还有一个隐患就是PCB制板时蚀刻不均可能导致铜皮残渣桥接造成电源域短路——这种故障在电测阶段极难排查。8.3 多板互连时电源/地分割怎么衔接如果你的板子是几个板卡通过连接器互连每个板卡的电源地分割要考虑到互连处的公共地阻抗。连接器附近要预留足够多的地引脚并用地过孔把它们就近缝合到完整地平面不要在连接器附近切开地平面。否则板间地电位不同会造成逻辑误判甚至接口芯片烧毁。8.4 热释放过孔和散热过孔别搞混热释放过孔Thermal Relief是为了焊接时散热不至于太快导致虚焊散热过孔Thermal Via是为了把芯片热量导到内层或背面降低温升。这两者在属性上有时用同一个孔但规则不能混淆。大功率器件下方的散热焊盘建议用0.3mm以上钻孔、填充树脂或铜塞否则波峰焊时锡会从过孔流走。AD的Pad/Via Template可以预设这种塞孔散热结构批量放置时非常方便。我在做四层DSP板的时候就吃过散热过孔孔径过小的亏。当时芯片底部打了16个0.2mm过孔以为能散热结果加工回来发现由于厚径比太大孔没镀透等效于没打孔芯片温度一样压不住。后来改成0.3mm、孔径加大配合背面铺铜温度降了将近15℃。8.5 逃逸扇出与分割的先后顺序设计流程上我的建议是先做BGA扇出和高速信号布线再画电源/地分割最后再铺铜和补过孔。为什么因为信号布线的位置决定了你在哪里不能分割反过来先分割再布线很容易把信号走线逼到跨缝的处境导致返工。这个顺序很多教程不讲属于项目节奏上的经验却直接决定了你的图能不能顺利投板。分割和过孔规则这种东西光看文章远远不够一定要自己动手走一遍流程再配合一两块实际板子的EMC测试结果把为什么这么设背后的物理意义想透。等你能在评审会上说出这个分割缝会对哪个信号的回流产生影响的时候多层板电源/地分割这块就算真正入门了。