1. 两层板撑不住的时候四层板到底解决了什么问题PCB四层板设计这件事最怕的不是不会画而是不知道什么时候该上四层、上了四层之后又该拿那两层内部铜干什么。我见过不少板子两层改四层之后EMC反而更差原因很简单多出来的两层被当成了两条额外的走线通道而不是参考平面。这是对四层板最常见的误解也是后面一连串麻烦的源头。先说结论四层板的核心收益来自完整的地平面和电源平面来自走线层能始终贴着同一块平面走。线多了、密度高了只是副产品。如果一块板子只是信号多、两根线挤不下那用两层板加细线加过孔跳线也能凑合真正逼你上四层的是信号完整性、回流路径、电磁辐射和电源完整性这几件事一起出现的时候。1.1 从一块EMC摸底挂掉的板子说起前几年做过一个带以太网和RS422接口的控制板两层板板子功能全通功能测试工装跑了三天没出问题。送到实验室做辐射发射摸底30MHz到200MHz一段飘红最高的一个点超限值6dB以上。当时第一反应是加滤波、加磁珠、换共模电感改了三版超标点挪了个位置幅度降了两三个dB还是过不去。后来把板子调出来看回流路径问题很清楚以太网差分对从PHY出来以后参考的是顶层的地铜皮走到板子中间遇到一条电源走线地铜皮被切断了。差分线在上面继续走下面的参考面从地变成了悬空的铜再往前又变成电源回流路径断成了三段。信号本身照样能通因为差模信号不太依赖参考面但共模回流被迫绕远路绕出来的那个大环路就是一个效率不错的环形天线。这块板子后来改成四层叠层是 Top-GND-PWR-Bottom差分对全部走顶层正下方是完整地平面中间没有任何分割。同样的电路、同样的器件、同样的走线拓扑辐射摸底直接低了十几个dB一次过。改这一版花在PCB上的时间不到两天前面折腾滤波元器件的时间和打样费用早就超过这个数了。这个故事想说的是两层板的问题往往不是没有地方走线而是没有干净的回流路径。你可以在两层板上铺地但顶层和底层的地铜皮是碎的被过孔、被走线、被器件焊盘切得七零八落中间还夹着一条条电源线。这种地只能算连通的铜不能算平面。1.2 四层板真正的价值不是多两层走线把四层板理解成两层板×2思路就偏了。四层板常见的叠法是信号-地-电源-信号这里的中间两层通常整层铺铜不做走线或者只做极少量短距离走线。它们承担三个角色第一是回流平面。任何一条信号线电流都是从驱动端流出、经过走线、再从参考平面流回源端这是一个闭合回路。走线在表层回流就在正下方的地平面上两者距离很近环路面积小辐射自然小。两层板做不到这一点因为地铜皮就在同一层回流被迫在铜皮上横向绕环路面积一下就大了。第二是阻抗基准。微带线的特性阻抗由线宽、介质厚度和介电常数决定其中介质厚度指的就是走线到参考平面的距离。四层板里这个距离由芯板和半固化片的厚度决定是可控的、均匀的所以阻抗能做准。两层板里参考面忽远忽近有时下面有铜有时没有阻抗沿线跳变反射和过冲就来了。第三是电源分配。电源平面相当于一块大铜皮从源端到负载端的阻抗比细走线低得多同时它和地平面之间形成平板电容对高频噪声有天然的旁路作用。这点在DC-DC输出端和高速数字负载之间特别明显。提示四层板的价值排序是地平面 阻抗可控 电源平面 多两条走线通道。如果你是冲着最后一条去的多半会失望因为把内部两层拿来走线之后前三条全部失效。1.3 什么时候该上四层板几个可以量化的判断依据凭感觉决定层数不靠谱我一般用几个可以量化的条件来判断信号上升沿和走线长度的关系。经验判据是当走线的传播延时超过信号上升沿的1/6时就必须按传输线处理。FR-4上信号传播速度约15cm/ns一条10cm的走线延时约0.67ns。如果信号上升沿是2ns1/6是0.33ns10cm走线已经超过这时候没有参考平面就是在赌。上升沿越陡越早需要平面。时钟频率和板子上有源器件的数量。板子上只要有超过25MHz的时钟、或者同时存在多个开关电源和高速接口两层板的成功率就开始明显下降。接口类型。以太网、USB、CAN、RS422/RS485、LVDS这类差分接口以及任何需要做共模辐射控制的接口四层板几乎是标配。电源种类和电流等级。板子上如果有3路以上电源、总电流超过2A、或者有开关电源和模拟电路共存四层板能省很多电源处理上的功夫。EMC要求。如果产品必须过Class B辐射限值且外壳是塑料的、没有屏蔽措施四层板属于性价比很高的投入。反过来如果板子上只有一颗MCU、几个按键和LED、没有高速信号、外壳是金属的两层板完全够用硬上四层只是增加成本。层数是手段不是目的判断标准永远是信号和电源的实际需求。2. 层叠方案怎么定结构、厚度、阻抗三者互相牵制四层板设计里层叠是第一步也是最容易被跳过的一步。很多人拿到板子直接开画等布完线才想起来要控阻抗回头发现线宽达不到、介质厚度对不上只能返工。层叠要在布局之前定死因为它决定了后面所有走线的线宽和间距。2.1 最常见的两种四层叠法及其适用场景四层板的主流叠法其实就两类区别在于中间两层怎么放叠法层结构优点适用场景方案ATop - GND - PWR - Bottom表层走线有紧邻参考面阻抗可控性好高速信号为主、接口板、多数通用场景方案BTop - PWR - GND - Bottom底层器件也能有紧邻参考面双面布局密集、底层也走高速线的板子方案A是最常用的顶层走线参考下面的地平面底层走线参考上面的电源平面。注意这里有个细节底层走线的参考是电源平面电源平面在高频下通过去耦电容和地平面耦合可以近似当作参考面但前提是去耦电容的回路要短。如果底层走高速线最好在关键位置加缝合电容把电源平面和地平面在信号过孔附近连起来。方案B把电源放在第二层好处是底层高速线的参考也是紧邻的地但代价是顶层的参考变成了电源平面。如果你的板子主要器件在顶层、底层只有少量走线选A如果双面都有密集走线选B然后在顶层关键信号附近多放缝合电容。还有一种是两个信号层都放外层、中间放平面也就是几乎所有四层板都是这个套路真正的差异是哪个平面在上面。选的时候看主要走线在哪一层、靠近哪个平面。2.2 层厚和总板厚是怎么算出来的层叠确定之后要算厚度。总板厚常见是1.6mm也有1.0mm和2.0mm的需求取决于结构件和连接器。1.6mm的四层板典型构成是这样的顶层铜1oz约35μm半固化片prepreg两块7628或一块2116厚度约0.2mm芯板core0.8mm左右两面各1oz铜半固化片与上面相同底层铜1oz加起来大约是 0.035 0.2 0.8 0.2 0.035 ≈ 1.27mm加上铜箔和工艺余量做到1.6mm需要在芯板或半固化片上再加厚。这不是纸上算算就行的实际层叠要跟板厂确认他们的库存材料和压合能力板厂会给你一份他们推荐的层叠表照着用最稳妥。注意不同板厂用的半固化片型号不同7628、2116、1080的介电常数和单张厚度都不一样。你自己按0.2mm算出来的介质厚度板厂可能用三张1080凑结果厚度和介电常数都变了阻抗跟着偏。层叠一定要以板厂提供的为准。介质厚度直接决定阻抗。以常见的FR-4、介电常数4.3为例表层微带线要做到50Ω如果介质厚度是0.2mm线宽大概在0.35mm左右介质厚度如果变成0.1mm线宽就要收窄到0.18mm左右。这就是为什么层叠定不下来线宽就没法定。2.3 阻抗控制对线宽线距的反向约束阻抗不是设计完之后再调的它对布局布线有硬约束主要体现在三个地方。第一是线宽上限。50Ω单端线在某层叠下对应一个固定线宽比如0.35mm。如果你的BGA焊盘间距只有0.5mm扇出时线宽必须小于0.2mm那这条线就不可能在这个层叠下做50Ω。解决办法是换层叠、换走线层或者接受阻抗偏差并在驱动端做匹配。第二是差分对的间距。100Ω差分对在给定线宽下间距是一个确定值。比如0.2mm线宽、0.2mm间距可能正好100Ω如果为了省空间把间距缩到0.15mm阻抗就掉到90Ω左右。差分阻抗对间距很敏感改间距之前先用阻抗计算工具确认。第三是参考平面的连续性。这个前面提过但它同时也是阻抗问题参考面断了阻抗就跳变。所以在布线时凡是阻抗要求的线正下方必须是一整块平面中间不能有开槽、不能有分割。常用的阻抗计算可以用板厂提供的工具也可以用开源的传输线计算器或者直接在Altium Designer、Cadence Allegro里内置的阻抗计算功能里算。我的习惯是先在工具里定几个目标单端50Ω、差分100Ω、USB差分90Ω然后把对应的线宽间距输进设计规则布线时软件自动检查。3. 布局阶段的空间分配四层板最容易浪费掉的机会布局决定布线布线决定EMC而布局阶段能改的空间比布线阶段大得多。四层板的布局有个特有的优势你可以把地平面的完整性当成一项布局约束来用也就是说摆放器件的时候就要考虑这块区域的底下能不能保持完整的地。3.1 先划区域再摆器件按功能块和电流等级分区我一般先把板子按功能块划成几个区域再动手摆器件。划分依据是信号类型和电流等级高速数字区MCU、FPGA、DDR、晶振、以太网PHY。这块区域要求地平面最干净底下不能有分割周围尽量少放开关电源。模拟区运放、ADC/DAC、传感器前端。要求远离数字噪声源参考地单独处理必要时在模拟区下方做局部的地分割但分割要有依据不能随便切。电源区DC-DC、LDO、反激变压器、功率MOS。这块是噪声源要尽量靠边、靠接口和敏感区之间拉开距离。接口区连接器、ESD器件、共模电感。靠板边放置防护器件靠近连接器。分区之后地平面的处理就有了依据高速区和模拟区下方地平面必须完整电源区下方可以有分割因为那里的噪声本来就要限制在局部。3.2 器件朝向与关键器件就近原则朝向这件事看着细实际影响很大。几个原则去耦电容靠近电源引脚而且电容的接地端要比电源端更靠近芯片。这点后面会展开。晶振紧贴芯片走线越短越好晶振下方铺地并加屏蔽地过孔晶振周围不要走其他信号。DC-DC的输入电容紧贴芯片输入引脚输出电容紧贴输出引脚和电感输入回路的面积要最小这是开关电源EMC的第一道防线。反馈取样点取在输出电容之后不要在电感之后就取样否则输出纹波和负载调整率都会变差。还有一个容易忽略的点器件的摆放方向决定了走线的层分配。比如一颗MCU如果它的高速外设引脚都集中在左侧那把连接高速外设的器件放在左侧信号线就能在同一层短距离直连不用绕圈也不用频繁换层。换层意味着打过孔过孔意味着参考面被切开一个小口数量多了同样影响平面完整性。布局阶段把这些想清楚布线阶段能省很多力气。3.3 接口器件、晶振、DC-DC的摆放红线这三类器件有几条我踩过坑之后一直守着的位置规则器件摆放要求踩坑后果接口连接器靠板边防护器件在其内侧走线过长ESD能量扩散到整板晶振紧贴芯片远离板边和电源时钟抖动增大辐射超标DC-DC靠板边输入输出电容紧贴开关噪声耦合进模拟和射频反激变压器远离信号区初次级间距足够高压击穿、爬电距离不足大电流器件尽量集中缩短大电流路径压降大、发热集中反激和DC-DC属于开关电源类它们的布局有一条共同要求功率环路面积最小。以Buck为例输入电容、上管、下管、电感构成的高频电流环路是主要辐射源这个环路要尽可能小。把输入电容贴在芯片旁边、把电感和输出电容放在同侧环路面积能缩到几平方毫米。晶振则是另一个极端它是敏感器件。晶振的输出是整板时钟的源头它自己怕干扰也怕自己辐射出去。晶振下方铺完整地、周围一圈地过孔是标准做法。4. 布线核心参考平面连续性与跨分割处理布线阶段真正决定四层板成败的不是线走得多漂亮而是参考平面有没有被破坏。这一点在四层板上比在多层板上更突出因为四层板只有两个平面层可以挥霍任何一处分割都很珍贵。4.1 什么叫参考平面被切断为什么它比线长更要命参考平面被切断指的是信号线正下方的平面不再连续出现了开槽、分割或者空洞。典型场景有几种信号线从地平面区域走到电源平面区域跨越了平面分割线信号线经过一个过孔密集区过孔把平面挖出一排洞回流路径被迫绕行平面被电源分割成几块信号线从一块上方跨到另一块上方。跨分割的后果有两个。一是回流路径变长环路面积增大辐射和敏感度都变差。二是阻抗突变跨分割处阻抗抬高产生反射。这两点叠加轻则信号波形有异常重则EMC摸底直接挂。实测里我遇到过一条SPI时钟线跨了地平面分割时钟频率20MHz本来不算高。跨分割之后这条时钟线上出现了明显的振铃同时整板在120MHz附近有一个辐射峰值。把分割线挪开、让时钟线全程在同一块地平面上振铃消失辐射峰值也下来了。整个改动只是挪了一条分割线没动电路。4.2 跨分割时的几种补救手段有时候布局约束导致某些线不可避免地要跨分割这时候有几招可以补加缝合电容。如果信号从地平面跨到电源平面而电源平面和地平面之间本身就通过去耦电容耦合那么在信号过孔附近加一个0.1μF的电容连接两个平面可以给高频回流提供一条就近路径。注意这个电容要对高频有效所以容值不能太大0805或0402封装、靠近过孔放置。改换走线层。如果某条关键线一定跨分割考虑让它换到另一个信号层去走找一个参考面完整的区域。在分割处加桥接铜。如果电源平面的两个区域确实需要隔离可以在信号跨越的位置留一条窄铜桥让回流有一个局部通路。这会影响隔离效果所以要权衡。调整分割形状。大多数跨分割问题其实可以通过挪分割线解决把分割线绕开关键信号走线的投影区域。这是成本最低的做法优先考虑。提示判断一条线有没有跨分割最直观的方法是打开PCB软件的层显示把平面层和信号层叠加看。信号线投影到平面层上如果它下面是一块连续铜就是安全的如果下面有分割线横穿就得处理。4.3 四层板特有的过孔和平面处理细节四层板只有两个平面过孔对平面的破坏相对更敏感所以过孔的处理要比多层板更讲究过孔不要成排密集排列在关键信号线下方。一排过孔会把平面挖出一条槽等效于跨分割。如果必须在关键线下方打过孔尽量错开或者把过孔放在信号线两侧而不是正下方。缝合过孔要沿分割线布置。在地平面和电源平面的分割边界上沿着边界打一圈缝合过孔可以减少两个平面之间的边缘辐射。间距一般取波长的1/20左右对常见板子来说1到3mm一个过孔差不多。换层过孔旁边加回流过孔。信号从顶层换到底层参考面从地平面变成电源平面如果这两个平面之间的耦合不够好回流就要绕。在信号过孔旁边1mm以内加一个缝合过孔把两个平面在附近连起来能明显改善。过孔焊盘不要过大。过孔焊盘比孔径大0.3到0.4mm就够太大同样会挤占平面。用盲埋孔能进一步减少占用但四层板的盲埋孔成本增加明显一般只在极紧凑的设计里用。5. 电源与地平面的实操处理去耦、分割和铜皮四层板的中间两层是整层铜看起来简单实际上怎么铺、怎么分割、怎么打孔学问不小。这一块做对了板子会非常安静做错了前面布局布线再漂亮也白搭。5.1 去耦电容的位置比容值更重要去耦电容常见的搭配是0.1μF加10μF前者管高频后者管低频。但实际效果里电容离芯片引脚的距离比容值的影响大得多。原因是电容和芯片之间的走线有寄生电感距离越远电感越大高频旁路能力越差。一个0.1μF电容如果走线加过孔的总寄生电感是2nH它的有效旁路频率上限大概在几十MHz量级如果距离缩短到1mm电感降到0.5nH以下有效频率能提高不少。所以去耦电容要贴着引脚放地端直接打到地平面上电源端通过短走线到电源引脚或者通过平面直接连。具体操作上我一般这样做电容的接地焊盘紧贴地平面的缝合过孔电源焊盘紧贴芯片的电源引脚中间不走任何多余走线。多个电容并联时容值大的放在稍远位置容值小的贴着引脚。BGA器件下方的去耦电容直接放在背面通过过孔连到器件正下方的电源和地平面这种布局的寄生电感最小。5.2 电源平面分割的边界与桥接四层板一般会有一到几种电源这时候内部电源层要不要分割取决于几个因素。如果只有一种电源电压整层铺满即可不用分割。如果有两到三种比如3.3V和1.8V可以在电源层分割成两块。分割的时候注意分割线宽度要够。两条电源平面之间的间隔不能太窄太窄会有耦合经验上取0.5mm以上具体看电压差和噪声要求。分割线不要横穿关键信号下方。前面讲过跨分割这里是从电源侧再强调一次。分割之后的地平面要不要跟着分。一般不建议在地平面上做同样的分割因为地是整个系统的公共参考分割地会带来更多跨分割问题。除非有模拟地数字地分离的明确需求而且处理得很小心。电源平面之间用磁珠或者0Ω电阻桥接。如果两个电源需要在某一点连通用磁珠在局部桥接而不是让两块铜直接挨着。磁珠对高频有阻隔能保留隔离效果。5.3 铜皮挖空与孤岛铜的几个坑铺铜是四层板的常规操作但坑不少。孤岛铜是最常见的问题。铺铜之后一些被走线和过孔围起来的孤立铜块没有任何网络连接或者只有一个不靠谱的细连接。这些孤岛在高频下容易成为寄生天线也可能在加工时脱离造成短路。处理方式是设置铺铜规则把小于某个面积且只有一个连接的铜块自动删除或者给孤岛铜打上接地过孔。焊盘周围的铜皮间距。铺铜到焊盘的间距不能太小否则回流焊时散热过快导致虚焊。这个间距一般取0.2到0.3mm具体看板厂工艺。连接器的屏蔽地。接口连接器的金属外壳要接地而且要用多个过孔就近连到地平面减少接口处的共模噪声。丝印压铜皮。铺铜之后丝印层如果压在铜皮上板厂在蚀刻和印丝印之间会有对位偏差异常。铺铜和丝印之间留个0.15mm的间距比较稳。还有一点大面积铺铜上的散热平衡。如果一块板子某一区域铺了大面积铜另一边铜很少过回流焊时两边吸热不均容易翘曲。所以铺铜尽量均衡尤其是板子对角方向。6. 打样回来之后的故障排查链路板子打样回来上电、通电、测功能这一套流程里出问题很正常。四层板的排查和两层板有个明显区别因为看不到内部层很多问题只能靠电测和推理定位。所以排查要讲顺序一步一步缩小范围。6.1 板子不工作时的分层排查顺序我的习惯是按这个顺序走第一目视加万用表短路检查。上电之前先用万用表测各路电源对地阻抗看有没有短路或接近短路。四层板的内层短路不容易目视发现但阻抗测试能兜住大部分。第二空载上电测电压。不接负载先量各路电源输出是否正常纹波是否在预期范围内。这一步能区分是电源问题还是后级问题。第三分段上电。如果板上有多路电源按依赖顺序逐路使能每使能一路测一次看哪个区域出问题。第四测时钟和复位。数字板不工作先查时钟有没有起振、复位电平是否正确、MCU有没有在跑。用示波器看晶振引脚正常应该是干净的正弦或方波。第五测通信接口。如果MCU在跑但通信不上查TX/RX波形、查差分对的共模电压、查隔离器件的供电。第六热成像找异常。如果板子有发热异常用热成像或者手背试温注意安全别直接碰找出异常发热的器件。这个顺序的核心思路是从整体到局部、从电源到信号避免一上来就盯着某个细节猜。6.2 几个典型现象与对应根因的对照表排查的时候把现象和可能的根因对照起来能快很多现象可能根因优先检查电源输出偏低输入电压不足、反馈取样错、负载过重反馈分压电阻、输入电容电源纹波大输出电容不足、环路不稳、参考面跨分割环路布局、输出电容位置时钟抖动大晶振布局差、电源噪声耦合晶振下方地、去耦电容通信误码阻抗不匹配、跨分割、共模干扰差分对参考面、共模电感信号过冲阻抗不连续、终端缺失过孔、线宽、终端电阻板子发热集中在一点大电流路径过窄、器件本身损耗线宽、铜厚、散热铺铜上电就复位电源上升沿太慢、复位电路问题上电时序、复位RC这张表不是万能的但能帮你快速把注意力放到几个高概率方向而不是漫无目的地量。6.3 反激和DC-DC类板子的特殊注意点带开关电源的板子排查有几条特殊经验。反激变压器的初次级间距。安全间距要求决定了爬电距离如果板子做完发现高压侧和低压侧之间有放电痕迹先查间距和开槽。反激变压器下方一般要开槽增加爬电距离。DC-DC的轻载和重载表现可能完全不同。轻载时可能进入跳周期模式纹波和噪声的频谱跟重载不一样。测的时候要覆盖轻载和满载两个状态。开关节点不要用示波器探头直接夹。开关节点是高dV/dt节点探头地线环路会耦合大量噪声看到的波形未必是真实的。用弹簧地线或者短地线环测量。热设计和电气设计要一起看。DC-DC和反激的功率器件发热量大铺铜面积、过孔数量都会影响散热。如果板子长期高温工作还要考虑加散热焊盘和导热过孔。7. 输出制板文件与工艺参数别让设计死在最后一步设计做完到板子交付之间还有一道坎就是输出文件。这一步出问题前面所有工作都白费。四层板的输出比两层板多了几个东西也多了几个容易漏的细节。7.1 Gerber、钻孔、阻抗说明文件的正确姿势四层板需要输出的文件包括各层Gerber、钻孔文件、钻孔表、层叠说明、阻抗说明、阻焊和丝印层。几个容易出错的点钻孔文件要包含所有过孔类型。如果用了盲埋孔要单独输出对应钻孔层并在钻孔表里标注清楚。层叠说明要写清每层的铜厚、介质材料、总板厚。板厂按这个文件来排层叠如果没写清可能用默认参数导致阻抗偏。阻抗说明要写明哪条线、哪一层、目标阻抗是多少、允许公差。一般标±10%。Gerber的单位和格式要和板厂确认。常见是英制、2:4或者2:5格式有些板厂接受公制。拼板和工艺边。四层板拼板要注意V-cut或者邮票孔的放置工艺边宽度一般5mm以上。注意不同EDA工具输出的Gerber层命名不同。Altium Designer、Cadence Allegro、PADS都有各自的默认命名最好附一份层对应说明避免板厂理解偏差。7.2 工艺能力与成本什么时候省钱什么时候别省四层板的成本主要来自层数、板厚、铜厚、最小线宽线距、最小孔径、表面处理方式、阻抗控制这几项。做设计的时候有些地方可以省有些地方不能省可以省的地方非阻抗控制的线宽线距可以放宽到板厂的普通工艺过孔孔径用常规值表面处理用无铅喷锡板厚用标准1.6mm。这些能明显降低成本。不能省的地方阻抗控制要做尤其是差分接口关键信号的参考平面要完整层叠要按板厂推荐来最小线宽不要贴着板厂极限值设计留余量。具体来说如果板厂普通工艺是6/6mil0.15mm线宽/间距你设计里留10/10mil就便宜如果压到4/4mil成本会上升良率也会下降。四层板常见的最小孔径是0.3mm孔环0.15mm设计时按这个来。7.3 板厂常见的几个反问以及怎么回答板厂在接单时经常会问几个问题提前准备好答案能少来回几次层叠有没有要求——告诉板厂层叠方案和阻抗要求让他们确认是否有匹配的库存材料。阻抗线是哪几条——给出层号、线宽间距、目标阻抗。过孔要做树脂塞孔吗——四层板一般不需要除非有BGA要求平面平整。拼板怎么拼——给出拼板方式和工艺边尺寸或者让板厂按标准拼。交货期要多久——急着要就打加急不急就走标准。这些问题的答案在设计阶段就应该整理好放在一个文本文件里随Gerber一起发出去比口头沟通靠谱得多。我个人在实际操作中的体会是四层板的门槛其实不在会不会画而在有没有把层叠和参考平面当成第一等约束来对待。我最早做四层板的时候习惯先布线再想办法处理平面结果反复返工。后来改成先定层叠、再定布局、最后才动手布线把平面完整性当成一条硬规矩整个设计周期反而短了。还有一个经验是关于去耦电容的宁可多打几个接地过孔把电容拉近芯片也别为了好看把电容排成整齐的一排位置永远比观感重要。