芯片测试这行干久了你会发现一个很有意思的现象同样的芯片、同样的测试机台不同工程师写出来的测试程序效率和稳定性可能差出一大截。差别通常不在那些花哨的新功能上而在最基础的两个测试模式——DC和AC——你有没有真正吃透。今天这篇文章就围绕芯片测试中的DC与AC模式把它们的底层逻辑掰开揉碎讲清楚再聊聊怎么根据芯片类型和量产要求选测试方案。无论你是刚转岗的芯片测试工程师还是正在为新产品搭建测试程序的硬件工程师这几点应该都值得你花几分钟看看。我见过不少新手一上来就把测试项排得很满DC项、AC项全都上结果测试时间爆炸良率却没提升多少也见过老工程师只靠几个精挑细选的测试项就把问题卡得死死的。两者的差距就在于对这两种模式的理解深度而不在于会用的仪器多不多。1. DC与AC测试模式先搞懂它们到底在测什么选测试方案之前得先回到底层问题DC模式和AC模式本质上到底在测什么这两种模式分别暴露芯片哪一类风险1.1 DC模式和电流电压打交道的“体检项目”DC模式的核心是在稳定的直流状态下对芯片引脚的电压、电流关系进行测量。你可以把每个引脚看成一条带电阻、二极管和MOS管的小电路DC测试就是拿电压表、电流表去量这些“元件”在稳态下合不合规。听起来简单但它在量产测试里承担的任务非常重基本上所有物理层面的缺陷都要靠DC测试先筛一遍。常见的DC测试项大致有这几类接触测试Contact Test向引脚灌一个小电流通常在几十到几百微安测引脚上的压降确认探针或测试座和芯片焊盘接触良好。这个测试是所有测试的基础接触不好后面的参数测出来全不可信。开短路测试Open/Short Test借助芯片引脚上ESD保护二极管的正向导通特性判断引脚有没有开路或对电源对地短路。量产中这个测试和接触测试经常合并处理能在几毫秒内抓出封装层面的物理缺陷。静态电源电流IDD/ICC芯片处于指定静态状态时消耗的直流电流。低功耗IoT芯片的睡眠电流可能只有几微安这一项直接决定芯片在终端产品里的续航表现。输入/输出电平测试VIH、VIL、VOH、VOL验证芯片输入引脚的阈值电平和输出引脚的驱动能力。比如规格书上写VOH在Output High时最小是2.4VDC测试就会在输出端强制一个负电流负载看电压能不能压住标准。漏电测试IIL、IIH、IOZ输入引脚漏电、三态输出高阻漏电。很多静电敏感或接口复杂的芯片漏电超标往往暗示着ESD保护结构损坏或工艺异常。这些测试全部依赖PMUParametric Measurement Unit参数测量单元。PMU有两种基本工作方式强制电压量电流FVMI或者强制电流量电压FIMV。它的精度可以做到pA级电流、µV级电压但代价是慢。因为PMU需要等电路完全稳定后才能读数一次测量从几百微秒到几十毫秒都很正常。所以在量产程序里DC项往往是最耗时间的部分也是优化的重点。1.2 AC模式评测芯片时序的“体育考试”AC模式关注的是芯片在动态切换过程中的时间特性。我们不再关心直流电压电流而是关心信号翻转的时刻、边沿的快慢、两个事件之间的时间差。你可以把DC测试理解成量身高体重AC测试则是测反应速度、冲刺能力和节奏感。一颗芯片DC参数全过不代表它真的能跑在标称频率上这就是AC测试存在的意义。AC测试项里最常见的几个建立时间Setup Time数据信号在时钟有效沿到来前必须保持稳定的最短时间。保持时间Hold Time时钟有效沿之后数据必须继续维持稳定的最短时间。传播延迟Propagation Delay输入信号变化到输出信号相应变化的时间差。上升/下降时间Rise/Fall Time信号从10%翻到90%或20%到80%所需的时间。最高工作频率Fmax芯片功能逻辑能正常工作的极限时钟频率。周期抖动Cycle-to-Cycle Jitter相邻时钟周期长度之间的波动高速接口芯片尤其关心这个指标。AC测试的硬件基础是PEPin Electronics引脚电子和TMUTime Measurement Unit时间测量单元。PE里的驱动器负责输出快速、干净的边沿比较器负责判断引脚的逻辑电平是否越过设定阈值TMU负责精确定时。中端量产测试机的时间分辨率通常在50到200ps之间高端的可以做到10ps量级。这里要特别说一句AC测试对测试条件极其敏感。输入边沿的快慢会直接影响测出来的传输延迟负载电容的大小会影响上升/下降时间甚至负载板走线多拐一个弯都可能让测量结果偏出几皮秒。你在实验室用示波器测一颗芯片和量产机上用TMU测同一颗芯片结果不一定完全一致——这正是AC测试最让人头疼的地方。1.3 一张表看清DC模式与AC模式的差异表格是理解两种模式差异最快的方式我直接整理成对照维度DC模式AC模式测试对象电压、电流等直流参量时间、频率、边沿速率等动态参量核心硬件PMU参数测量单元PE引脚电子 TMU时间测量单元测量手段强制电压量电流、强制电流量电压灌入快沿信号测量有效沿的时间差典型精度pA级电流、µV级电压皮秒级时间单点测试耗时毫秒到百毫秒级微秒级但搜索型测试可能需要重复扫描主要用途接触检测、功耗、逻辑电平、漏电时序合规、最高频率、建立/保持时间、抖动适合场景晶圆测试、低功耗芯片、模拟参数验证高速数字接口、高性能计算、通信SoC这张表看起来像是DC慢、AC快所以AC更“高级”但实际完全不是这样。一颗低功耗MCU的静态电流可能比任何AC参数都更决定它的市场竞争力一颗高速SerDes芯片的所有AC时序指标则决定了它能不能跑通链路。关键是你的芯片和你的市场定位需要哪种模式的覆盖而不是机械地比较谁更重要。2. 怎么选测试方案别只看参数表要看你的产品搞清楚DC和AC在测什么之后下一步就是选型。很多工程师容易陷入一个误区拿着测试机的参数表比来比去却忘了先分析自己的产品到底需要什么。实际上选测试方案的起点不是参数表而是产品本身。2.1 测试阶段不同DC/AC的侧重点完全不同选方案之前先问自己一个问题这套测试方案用在哪个阶段同一个型号的芯片研发阶段、量产阶段、可靠性阶段对DC和AC测试的侧重点可以完全不一样。在研发验证和芯片表征阶段你的目标是“把芯片摸透”。DC测试要用高精度源表SMUAC测试往往直接上示波器或采样器做全参数扫描、温度扫描、电压扫描。你会花大量时间测VOH/VOL在不同负载电流下的曲线、测所有IO状态组合下的IDD分布。这个阶段测试时间不是主要矛盾测量精度和覆盖广度才是。到了量产目标完全变了——在可接受的缺陷漏检率下用最短的时间测完每一颗芯片。你不再需要完整的I-V曲线只需要几个分立的limit点。DC项会被裁减到只剩关键项AC项也会从全扫描变成go/no-go。很多在研发阶段用示波器测的AC参数量产时改由TMU在几十微秒内判断完。可靠性测试比如高温工作寿命、温度循环则又是另一种逻辑。它更关注参数随时间和应力的漂移通常在实验前做一次完整的DC/AC参数采样试验后再次采样对比变化量。这个阶段对测试方案的重复性和长期稳定性要求很高因为你要观察的是微小的漂移测量系统本身的漂移会直接干扰结论。所以你看同样是DC和AC不同阶段完全是不同的玩法。如果你在量产方案里直接套研发阶段的测量逻辑结果只会是测试时间翻几倍、成本压不住。2.2 芯片类型决定测试天平往哪边倾斜不同芯片类型DC和AC的权重差异极大。我把常见类型粗略分一下你对照自己的产品就能有个大致方向。低功耗MCU和物联网SoCDC是重头戏。睡眠电流、掉电电流、IO漏电都是直接关系到终端产品续航的指标。AC方面通常只要能验证在目标频率下功能正常即可不需要做全时序扫描因为这类芯片的时序裕量通常比较宽。高性能计算、GPU、FPGA这类AC是重头戏。建立时间、保持时间、时钟频率、高速接口的眼图任何一个时序问题都可能导致系统不稳定。DC主要做电源电流和基本IO检查反而没那么复杂。数模混合和电源管理芯片DC和AC都重要。比如LDO的压差、基准电压精度属于DC而DC-DC的开关频率、占空比、边沿斜率属于AC。这类芯片由于模拟特性强往往还需要专门设计的负载板来模拟真实工况不是单一偏向能搞定的。射频前端又不一样几乎以AC为主频谱纯度、功率、开关时序是核心DC偏置电流只是辅项。如果你拿测试MCU的思路去做射频芯片会发现AC测试的时间占比会从20%飙到80%。芯片类型决定了你的方案天平往哪边倾斜。所以不要一上来就问“DC和AC哪个重要”要先回答“我这颗芯片的核心风险在哪里”。风险不同测试资源的分配自然不同。2.3 硬件资源与成本决定方案能否落地的现实约束选测试方案的本质是在性能、速度和成本三个维度上找平衡点。硬件资源和成本约束是最后那个一票否决项。测试机ATE本身的DC/AC能力差异很大。同样是“支持AC测试”入门级机台可能只能做到几百MHz的向量速率而高端机台能跑到GHz以上并有独立的高精度时间测量通道。这些差异直接反映在机台价格和每小时的测试成本上。除了机台负载板的设计复杂度也不容忽视。DC测试对负载板要求低布线宽松过孔和走线长度对结果影响相对有限。但AC测试对走线长度、阻抗匹配、参考平面完整性要求极高设计复杂度和制造成本都会明显上升。更麻烦的是AC问题往往要到测试程序调试阶段才暴露改板周期很长项目排期上必须预留这部分风险。这种情况下正确的做法不是把测试项排得越全越好而是在保证缺陷覆盖率的前提下删掉性价比不高的测试项。比如某个AC参数在量产中分布很紧、从来不会靠近limit就可以把它从量产程序里拿掉只在工程模式或抽检时跑。我见过不少项目最后量产测试时间比最初估算缩短了一半就是因为舍得做减法。3. 从搭测试项到调优DC与AC的实操拆解理论说再多最终还是要落到测试程序上。这章我拆解几个典型测试项从搭测试项到调优把DC和AC的完整链路走一遍也聊聊那些文档里不会写的操作细节。3.1 一个开短路测试看懂DC测试的完整链路芯片测试里最常见的开短路测试原理是利用引脚上ESD保护二极管的正向导通特性。量产里我们会先选一个电源引脚强制灌入负电流让电流通过二极管流向电源端然后测量被测引脚上的压降。如果引脚和内部电路连接正常电压会落在一个较窄的范围内如果引脚开路电压会变得异常高或异常低。实际操作步骤大概是在测试程序中把PMU接到被测引脚设置Force Current -100µA。设定settling time比如2ms等电流源和电压表稳定。测量引脚到地的电压硅二极管正向导通压降通常在0.6~0.8V左右。与limit比较比如0.2V~1.2V超限判FAIL。循环测量所有待测引脚。注意开短路测试里的“开”和“短”指的是封装与芯片内部连接的开路或短路不是测试本身的开短路。如果引脚对VDD短路你量到的电压可能是0V或异常偏大如果引脚开路电流流不进去电压会跑到量程上限。这个测试之所以放在程序最前面是因为它既验证了探针接触质量又能快速筛掉封装层面的物理缺陷成本极低。在设置PMU时量程选择会影响测试精度和速度。量程越小分辨率越高但量程过小会让测量饱和量程过大则小电流信号会被噪声淹没。比如一个睡眠电流测试用µA量程和用mA量程测出来的噪声完全不同。实际调试时可以在同一颗芯片上换量程对比看波动范围用数据说话不要只看规格书上的分辨率。3.2 传输延迟和建立时间看懂AC测试的整条链路先看传输延迟Tpd。测试机通过驱动器的输出给输入引脚送一个边沿信号测试时通常把驱动设在“快速沿”模式下比如上升时间1ns左右。同时另一个引脚电子通道作为比较器设置在输出引脚的逻辑翻转阈值上比如1.65V。TMU会测量从输入沿到达50%阈值点到输出沿到达50%阈值点的时间这个时间就是Tpd。这里有一个关键环节校准。整个测试链路里从测试机输出通道到DUT引脚、再从DUT引脚到比较器通道都存在确定的信号延迟。所以AC测试程序必须做system delay校准用短路校准板或金样片把实际测到的延迟记下来在最终结果里扣除。如果不做这一步即使芯片完全正常你测到的Tpd也会系统性偏大或偏小而且偏多少你自己都不知道。建立时间测试比传输延迟更复杂。它不是直接测一个时间差而是要搜索一个边界。基本做法是把数据信号的边沿相对时钟边沿从远到近逐步移动每一步都跑一次功能向量看DUT能不能在时钟沿正确采样数据当数据沿移动到某个位置后DUT开始采错这个位置附近就是建立时间的边界。这个过程常常需要重复几十次甚至上百次测量所以AC测试里搜索型测试的总时间可能远远超过单次测量时间。这也就是为什么很多量产程序里AC项不会无脑全跑。工程师会根据工艺角的表征结果把边界比较宽的参数从量产清单里拿掉只保留最关键的时序项。否则每个建立一个参数都来一轮几十次扫描测试时间根本撑不住。3.3 并行测试与顺序优化在有限时间和覆盖率之间找平衡量产测试中DC和AC的编排有不少门道。常见的优化手段有几个我按实际收益从高到低排一下。把慢的DC项放到可以并行的站点上让多个DUT同时进入测量状态再由各自机台资源读取结果。多站点测试时如果只有一台PMU共享复用你要让同一批次DUT的上电和settling时间权重合避免切来切去浪费时间。设备调度和站点间资源冲突是量产测试里最容易被低估的一环。先跑快的、能够“一票否决”的测试项。比如开短路测试、大电流短路测试一旦FAIL后面的功能测试和AC测试就不需要再跑直接进Fail bin。这种提前终止逻辑能显著缩短平均测试时间尤其在前道工序良率不高的时候省下来的时间非常可观。把AC测量插在功能向量测试之间的空闲时段减少等待时间。比如CPU类的芯片先跑一段功能向量使芯片内部时钟稳定再利用这个已建立的状态立刻做几个时延测量而不是关电重启再重新配置。这个操作需要对测试机台的调度机制比较熟但优化空间很大。我还想特别提醒一点多站点测试时注意站点间的资源冲突。如果T站点的AC测量正在占用TMU而其他站点也需要TMU就需要通过测试机的调度机制来错开。如果调度不好可能出现一会儿AC测完了要等DC一会儿DC测完了要等AC吞吐量上不去。很多工程师只关注单个测试项的优化忽略了整盘调度结果整体效率反而提不上去。4. 调试现场的常见问题与避坑实录理论、选型、实操都聊了最后分享一些我在调试现场踩过的坑。这些内容不会出现在芯片厂的技术文档里但实际遇到的概率非常高。4.1 DC测试漂移多数时候不是芯片坏了是接触面出了问题先说DC测试最常见的坑——漂移。我早期调试一颗低功耗MCU的IDD测试工程验证阶段测试结果非常漂亮分布也集中。一上量产线贴片后的成品测试开始频繁fail返回做FA又测不出异常。折腾了两天最后发现是测试座上接触弹片的氧化导致接触电阻升高。接触电阻变大后PMU在强制电压时实际到达DUT引脚的电压低于设定值芯片进入不同的工作状态IDD自然会偏。这种问题很隐蔽因为接触测试往往是过的只是接触电阻的临界值被忽视了。遇到DC测试结果漂移排查路径我建议按这个顺序先做repeatability测试同一颗芯片重复跑十遍看结果是否稳定。如果不稳定优先怀疑接触、插座、探针而不是芯片本身。检查探针卡或者测试座的清洁度必要时用专用清洁片或超声清洁。探针针尖氧化、测试座弹片磨损都是DC漂移的隐性来源。看PMU设置force电压和电流量程是否合理。量程太大会损失精度太小会饱和settling time太短会导致读数还没稳定就采了出现“越测越不准”的诡异现象。关注温度很多DC参数是温度敏感的特别是漏电和阈值电压。量产现场如果空调波动大测试结果是会晃的。实测过一些芯片的IDD在25度和35度下可以差出30%以上温度记录是排查漂移时必须看的数据。4.2 AC“假失败”负载板走线比芯片本身更值得怀疑AC测试的经典问题是假失败。一颗芯片在实验室怎么测都过一到量产机台就fail把fail芯片拿到实验室再测又过了。这种“真芯片、假结果”的现象十有八九出在负载板和测试通道上。我之前遇到一个案例某GPIO的传播延迟在量产线上总是超标。最终排查发现负载板上那个IO对应的走线经过了好几个过孔和一段直角拐角寄生电容和电感明显增大导致实际到达比较器的波形过冲、振铃比较器在错误的阈值点触发了读出来的时间自然不对。芯片本身一点问题没有纯粹是测试电路在“捣乱”。AC测试出现假失败我建议按这个思路去查先看波形。量产机台不方便直接接示波器可以切到工程模式在DUT引脚附近用示波器探头看信号完整性。如果波形上升沿有振铃先怀疑阻抗不匹配和走线寄生参数。检查比较器阈值设置和驱动强度设置。阈值设在信号翻转边沿的陡峭区域还是平坦区域对测量结果影响很大。阈值设在振铃区的波峰上结果自然离谱。检查校准数据和system delay。AC测试机台通常要求定期做时间校准如果校准数据失效所有AC参数都会系统性偏移表现为“某些项普遍偏大或偏小”。必要时做信号完整性仿真或者重新设计负载板。AC测试对负载板布线长度、参考平面、阻抗连续性要求比DC高得多这块的钱不能省。4.3 方案选型时最容易掉进去的四个坑最后把方案选型阶段最容易踩的坑集中列一下都是我在不同项目里亲眼见过的。第一个坑是只盯测试机参数表忽略整个测试链路。机台精度再高接触不良、负载板走线差、探针台定位误差都会把精度吃掉。选测试方案要从“DUT引脚到测量单元”的整条链路看不能只看机台规格书。很多时候你买回来的机台参数确实达标了但实际测试结果还是不行问题就在链路中间。第二个坑是为了“全覆盖”把DC和AC项排得满满当当结果测试时间爆炸。真正优秀的量产程序是“删”出来的不是“加”出来的。保留那些能有效筛出缺陷且覆盖关键风险的测试项其余交给抽检或工程模式。测试时间就是成本这个账每个测试工程师都要心里有数。第三个坑是认为DC和AC只能二选一。有些团队觉得“我们是数字芯片不需要做DC”结果在客户端遇到IO漏电导致的功耗异常有些团队觉得“我们做的是低速芯片不需要AC”结果系统上因为建立时间不足跑不起来。两种模式对应不同层级的风险需要根据产品特点组合而不是取舍。第四个坑是忽略温度和电压。DC参数和AC时序都对温度和电源电压敏感。量产测试如果电源纹波大、温控不稳定测试结果的可重复性会变得很差。量产程序里最好明确规定测试环境的温湿度窗口并实时监控测试机的供电电压别等数据飘了再去找原因。如果让我总结这几年和DC、AC模式打交道的体会那就是别把它们当成两个孤立的技术名词而要当成两条理解芯片质量的路径。DC帮你确认芯片底子干净AC帮你确认芯片动作敏捷两者缺一不可。你不需要在每一个项目里都做到极致的覆盖但一定要清楚自己芯片的核心风险在哪里再把测试资源花在最值得的地方。测试方案的优化没有终点但方向对了效果总会慢慢出来。