移动电源、便携小风扇、蓝牙音箱这类产品里充电和升压这两件事往往要各占一颗芯片板子面积压不下来BOM成本也下不去。TP4336这类单芯片方案把充电管理和升压输出集成到一颗料里外围器件少、布局紧凑是很多小体积锂电产品的首选。但真到画原理图和布PCB的时候坑一点都不少升压电感的选型、充电电流的设定、地平面的处理、EMI的压制每一项都能让板子从能亮变成能用再到能量产。这篇就把TP4336单芯片充电升压模块从原理图到PCB布局的完整设计链路拆开讲包括关键参数怎么算、布局为什么这么摆、实测中容易翻车的地方以及Cadence和Altium Designer两种工具下的实操细节。适合正在做小功率锂电升压方案、想用单芯片替代分立方案的硬件工程师也适合刚接触电源管理设计、想搞明白为什么这么画的入门者。1. 先搞清楚TP4336到底集成了什么1.1 单芯片方案的核心价值在哪传统做法里一颗锂电充电IC负责把USB的5V降到4.2V给电池充电另一颗升压IC负责把电池的3.7V升到5V给负载供电。两颗芯片加上各自的外围电感、电容、反馈电阻一大堆PCB面积轻松吃掉两三百平方毫米。TP4336的思路是把这两套东西塞进一颗封装里共享部分外围整体面积能压到原来的一半左右。从功能框图上看TP4336内部大致分三块充电管理部分线性或开关充电带恒流恒压控制、升压转换部分同步或非同步升压带开关管、以及保护逻辑过充、过放、过流、温度保护。充电和升压共用一颗电感的情况也有但要看具体型号的拓扑设计前必须把datasheet的框图看透确认电感是充电和升压分时复用还是各自独立。这里有个容易忽略的点单芯片方案省的是芯片数量和部分外围但升压电感、输入输出电容这些功率级器件一个都省不掉而且因为集成度高散热和布局的约束反而更紧。所以别指望单芯片就是随便画画就能用它对布局的要求比两颗分立芯片更高。1.2 关键引脚功能与设计约束拿到datasheet第一件事是把引脚按功能分组而不是从头到尾一个个看。TP4336这类芯片的引脚大致可以分成几组电源输入组VBUS/USB输入、VIN负责接收外部5V。这组引脚旁边必须就近放输入电容走线要短粗。电池组BAT引脚直接连电池正极。充电电流采样电阻如果外置就在这附近。升压输出组SW开关节点、VOUT输出。SW是整个板子上dv/dt最猛的点布局是重中之重。反馈与设定组FB反馈引脚、充电电流设定引脚可能通过电阻设定、使能引脚。地组AGND和PGND。这两个地怎么处理直接决定板子干不干净。设计约束的核心逻辑是功率路径要短、要粗、要闭环信号路径要远离功率路径。SW节点到电感到输出电容这一圈是升压的功率环路环路面积越小辐射EMI越低。FB反馈走线是敏感信号绝对不能从SW节点底下穿过去否则输出会抖甚至振荡。提示很多datasheet会把典型应用电路画得很简洁但那是理想情况。实际设计时输入电容、输出电容的个数和位置要根据你的负载电流和纹波要求调整不能照抄。1.3 充电与升压的时序关系单芯片方案里充电和升压不是永远同时工作的。常见逻辑是插上USB时优先充电同时如果负载接着升压也可能工作取决于芯片是否支持边充边放。不插USB时电池通过升压给负载供电。这个时序关系决定了你布局时的优先级。如果产品是边充边放场景比如带电池的蓝牙音箱插着充电器用那充电回路和升压回路会同时有电流地平面上的回流会叠加这时候PGND的处理就更关键。如果产品是充电时不输出那两套回路分时工作布局压力小一些但仍要保证各自环路干净。设计前一定要明确产品的实际使用场景这直接决定你是按分时还是同时来评估热和EMI。我见过有人按分时设计结果产品实际是边充边放满载时芯片烫到保护返工重画。2. 原理图设计从参数计算到网络连接2.1 升压电感与输出电容的选型计算升压部分的电感选型是原理图阶段最需要算清楚的东西。核心公式是电感纹波电流ΔIL (VIN × D) / (fsw × L)其中D是占空比D ≈ 1 - VIN/VOUT理想情况fsw是开关频率L是电感值。一般希望纹波电流控制在额定电流的20%~40%之间。举个例子VIN3.7VVOUT5Vfsw1MHz想要额定电流2A、纹波40%即0.8AD ≈ 1 - 3.7/5 0.26 L (VIN × D) / (fsw × ΔIL) (3.7 × 0.26) / (1e6 × 0.8) ≈ 1.2μH所以选1.2μH到1.5μH这个区间比较合适。电感值太小纹波大、峰值电流高芯片和电感都容易发热电感值太大体积大、瞬态响应慢而且直流电阻DCR通常也更大效率反而下降。电感的饱和电流必须大于峰值电流IPK IOUT/(1-D) ΔIL/2。上面例子里IOUT2A时IPK ≈ 2/0.74 0.4 ≈ 3.1A所以电感的饱和电流至少要选3.5A以上留20%余量。这一点新手最容易踩坑——只看额定电流不看饱和电流满载时电感饱和电流直接飙上去芯片过流保护甚至烧掉。输出电容的选择看纹波要求。升压的输出纹波主要来自电容的ESR和容值Vripple ≈ ΔIL × ESR ΔIL/(8 × fsw × COUT)要压纹波优先选低ESR的陶瓷电容容值一般22μF起步大电流场景可以并两颗。注意陶瓷电容有直流偏压效应标称22μF的X5R/X7R在5V偏压下可能只剩一半选型时要看厂商的偏压曲线别只看标称值。2.2 充电电流设定与反馈网络充电电流通常通过一个外置电阻设定公式在datasheet里会给一般是Icharge K/Rset这种形式。假设K1000具体看手册想要500mA充电电流Rset就取2kΩ。这里要注意电阻的精度1%的电阻比5%的稳因为充电电流直接影响电池寿命和充电时间。反馈网络如果有外部FB要算分压电阻。VOUT VFB × (1 R1/R2)VFB一般是芯片内部的基准比如0.6V。要输出5VR1/R2 (5/0.6) - 1 ≈ 7.33。取R210kΩR1≈73.3kΩ用标准值73.2kΩ。分压电阻的取值不要太大否则FB引脚的漏电流会影响精度也不要太小否则白白耗电。10kΩ量级是个比较稳妥的选择。反馈走线在原理图上就要规划好FB的两个电阻要靠近芯片的FB引脚分压点直接连到FB不要绕远路。原理图阶段把网络标号起清楚比如FB_DIV、SW_NODE、PGND后面画PCB时一眼就能找到关键网络。2.3 保护与使能逻辑的连接使能引脚EN的处理要看产品需求。如果不需要外部控制直接上拉到VIN或者通过电阻分压给一个固定电平。如果要MCU控制就接到GPIO但要注意电平匹配别用3.3V的GPIO去驱动5V域的EN引脚。保护方面TP4336内部一般集成了过充、过放、过流、过温保护但外部通常还要加一颗锂电保护IC比如DW01这类或者至少加PTC尤其是电池可拆卸的产品。别完全依赖芯片内部保护内部保护是最后一道防线不是唯一防线。原理图里还要注意去耦电容的布置。每个电源引脚旁边都要有0.1μF的高频去耦电容大容量储能电容10μF以上放在电源入口。去耦电容在原理图上要画在对应引脚附近虽然原理图不体现位置但这个习惯能提醒你PCB阶段就近摆放。3. PCB布局功率环路与地平面处理3.1 升压功率环路的最小化升压电路的功率环路是输入电容正极 → 电感 → SW引脚 → 芯片内部开关管 → PGND → 输入电容负极。这个环路里电流是脉冲式的di/dt很高环路面积越大辐射的磁场越强EMI越差。布局时的铁律输入电容、电感、芯片的SW和PGND引脚这四者围成的面积要尽可能小。具体做法是把输入电容紧贴芯片的VIN和PGND引脚放电感紧贴SW引脚放让这一圈走线短而宽。SW节点的铜皮面积要小——够载流就行不要为了好看铺一大块那等于做了个辐射天线。我实测过一个对比同样的电路SW节点铺铜面积从20mm²缩到6mm²辐射EMI在100MHz~300MHz频段能降6~10dB。这个差异在过认证的时候就是过和不过的区别。输出电容要靠近电感的输出端和VOUT引脚输出环路同样要小。如果输出要走线到连接器那从输出电容到连接器这段是干净的直流可以正常走但输出电容必须放在环路里不能放到连接器那边去。3.2 地平面的分割与单点连接地处理是单芯片方案最容易出问题的地方。芯片通常有AGND和PGND两个地引脚PGND走大电流AGND走基准和反馈。如果两个地混在一起大电流在地平面上产生的压降会串到AGND导致反馈不准、输出抖动。推荐做法是PGND和AGND在芯片下方分开铺最后在芯片的散热焊盘或者一个专门的单点处连接。这个单点要选在电流回流路径之外通常是芯片的EPAD外露焊盘。EPAD既是散热路径也是天然的地连接点把AGND和PGND都连到EPAD再通过过孔阵列下到主地平面。过孔阵列很关键。EPAD下面要打足够多的过孔一般9~16个0.3mm孔径把热量和电流导到背面地平面。过孔少了散热差、地阻抗高芯片容易过热。我一般会在EPAD上打3×3或4×4的过孔阵列孔径0.3mm间距1mm左右。注意不要用地平面分割这种老思路把地切成好几块再用细线连。现代电源设计更推荐完整地平面加合理的器件布局让回流自然走最短路径。分割地平面反而容易制造天线效应。3.3 反馈与敏感信号的走线规则FB反馈走线是敏感信号规则很简单短、直、远离SW。FB的分压电阻放在芯片FB引脚旁边分压点走线直接连过去不要从电感或SW节点附近经过。如果实在避不开就在FB走线两侧包地或者走内层用上下地平面屏蔽。充电电流设定电阻的走线也是类似虽然不如FB敏感但也别从功率路径旁边过。使能引脚的走线如果长加个小电容滤波防止噪声误触发。还有一个细节SW节点不要引出测试点或者走长线到别的地方。有些人为了调试方便把SW引到一个测试焊盘结果那个焊盘成了辐射源。如果一定要测SW用短弹簧地针配合示波器探头别在板上留长走线。4. 工具实操Cadence与Altium Designer下的设计细节4.1 Cadence里多引脚器件的原理图封装设计TP4336这类芯片引脚数不算特别多但如果是更复杂的电源管理芯片引脚数可能几十个Cadence里建原理图封装Symbol时容易乱。我的做法是按功能分区画Symbol把电源引脚放上面、地引脚放下面、信号引脚放两侧而不是按引脚号顺序排。这样画原理图时连线清晰不容易连错。建Symbol时引脚名称和引脚号都要填对尤其是NC无连接引脚要标成NC或者不显示避免误连。多part的器件比如一个封装里有两组运放要正确设置partCadence里用Homogeneous或Heterogeneous区分。TP4336是单part相对简单但养成按功能分区的习惯对后面画复杂芯片有好处。原理图里网络标号Net Alias要规范。我习惯用前缀区分PWR_开头是电源、SW_是开关节点、FB_是反馈、GND_是地。这样在Cadence的约束管理器里做规则时可以按前缀批量设置效率高很多。4.2 Altium Designer原理图到PCB的同步要点Altium Designer里从原理图更新到PCB最容易出问题的是封装匹配。TP4336的封装比如SOP-8或者ESOP-8带EPAD要确认引脚间距、EPAD尺寸和datasheet一致。ESOP-8的EPAD尺寸如果画小了焊接时散热和接地都受影响画大了可能和相邻引脚短路。在Altium里我一般会先建一个专门的PCB库把常用封装0402、0603、SOP-8、ESOP-8都做好标注好EPAD的尺寸和过孔位置。原理图里每个器件的封装字段要填对更新PCB时用Import Changes逐条确认别一键全接受容易漏掉封装变更。Altium的Room功能可以帮你把同一模块的器件框在一起布局时拖动Room就能整体移动。对于TP4336这种芯片电感电容的小模块建个Room很方便布局时先把Room拖到板子合适位置再在Room内微调。4.3 布局布线思路与EMI预判PCB布局的顺序我一般是先放连接器USB、电池、输出再放芯片然后放功率器件电感、输入输出电容最后放小信号器件反馈电阻、设定电阻。这个顺序保证功率路径最短。布线时功率走线宽度按电流算。1A电流用0.5mm线宽1oz铜比较稳妥2A用1mm左右。如果空间允许功率走线尽量宽或者直接铺铜。SW节点走线要短但宽度要够载流一般0.5mm以上。EMI预判在布局阶段就要做。除了前面说的环路最小化还可以在SW节点加RC吸收电路snubber电阻几欧到十几欧电容几百pF到1nF具体值要实测调。输入输出加磁珠或π型滤波抑制传导EMI。电感选屏蔽型减少磁场辐射。这些措施在布局时就要预留位置别等EMI测试不过再改板。我一般会在第一版就留上snubber的焊盘测试时根据实际情况决定贴不贴、贴多大。5. 实测中容易翻车的几个点5.1 电感饱和与效率骤降前面提过电感饱和电流的问题这里展开说实测表现。电感饱和时电流波形会从三角波变成尖峰芯片的峰值电流保护可能触发表现为输出带不动负载、电压跌落或者芯片发烫。用示波器看SW节点的电流波形用电流探头或者串采样电阻能直接看出来。选电感时饱和电流要按最高工作温度下的值来算因为电感饱和电流随温度升高会下降。很多电感datasheet标的是25°C的值到了85°C可能降20%~30%。所以余量要留够我一般按峰值电流的1.5倍选饱和电流。5.2 输出纹波超标与电容选型输出纹波超标最常见的原因是电容选型不当。标称22μF的X5R电容在5V偏压下可能只剩10μF纹波自然大。解决办法是选大封装0805或1206的电容或者用两颗10μF并联或者选低偏压效应的型号。还有一个坑是电容的ESR。陶瓷电容ESR低但如果用了钽电容或者电解电容ESR高纹波会明显增大。升压输出建议全用陶瓷电容除非对成本极度敏感。实测纹波时示波器探头要用弹簧地针不能用长地线否则测到的全是探头环路拾取的噪声不是真实纹波。这个细节很多人忽略测出来纹波几百mV其实是测量方法的问题。5.3 边充边放时的热问题边充边放场景下充电回路和升压回路同时工作芯片内部功耗叠加温度会明显升高。如果封装散热不好比如SOP-8没接好EPAD芯片可能触发过温保护表现为充电变慢或者输出断续。解决热问题一是EPAD的过孔阵列要打够二是芯片周围铺铜散热三是如果空间允许在芯片背面加散热焊盘或者导热垫。实测时用热像仪看芯片表面温度超过100°C就要警惕长期工作在高温下芯片寿命会缩短。我做过一个边充边放的方案最初EPAD只打了4个过孔满载时芯片表面105°C后来加到12个过孔并加大铺铜降到78°C效果立竿见影。所以别小看这几个过孔。6. 从原理图到量产的检查清单6.1 设计评审时必查的几项在投板前我一般会过一遍这个清单检查项检查内容常见问题电感选型感值、饱和电流、DCR、屏蔽饱和电流不足电容选型容值、耐压、偏压效应、ESR偏压下容值不够反馈网络分压比、电阻精度、走线走线过长受干扰地处理AGND/PGND单点连接、过孔阵列地混接导致抖动功率环路输入电容-电感-SW-PGND面积环路过大EMI差散热EPAD过孔、铺铜过孔不足过热保护外部锂电保护、PTC完全依赖内部保护这个清单不是走形式每一条都对应过实际翻车案例。尤其是电感和电容的选型参数看错一个整批板子都可能出问题。6.2 打样后的验证步骤板子回来先别急着上电按顺序来目视检查看焊接有没有虚焊、连锡尤其是EPAD和细间距引脚。静态阻抗万用表测VIN对地、VOUT对地、BAT对地的阻抗排除短路。空载上电先不接负载上电测VOUT是否正常芯片温度是否正常。带载测试逐步加负载到额定值测效率、纹波、温度。充电测试接USB测充电电流是否和设定值一致电池电压是否正常上升。边充边放测试如果产品支持同时充电和带载测温度和输出稳定性。EMI预测试有条件的话在暗室或预测试环境扫一下重点看30MHz~300MHz。每一步都要记录数据别凭感觉说正常。效率、纹波、温度这些量化指标是判断设计好坏的依据。6.3 常见问题速查输出无电压先查EN引脚电平、FB分压、电感是否虚焊。输出带不动负载查电感饱和电流、输入电容容量、芯片限流设定。芯片发烫查EPAD焊接、过孔数量、负载是否超规格。纹波大查输出电容偏压效应、测量方法、SW吸收电路。充电电流不对查设定电阻值、电阻精度、电池电压状态。这些问题我在不同项目里都遇到过大部分不是芯片本身的问题而是外围选型或布局的问题。单芯片方案集成度高但集成度高不等于设计简单反而对细节更敏感。最后分享一个我自己的习惯每做一个新方案第一版PCB都会留一些可调的焊盘比如snubber的RC、反馈的电阻、充电电流设定电阻用可调电阻或者多留几个焊盘位置方便调试时快速改参数。等参数确定了第二版再固化。这样能省掉很多次改板的时间和成本。TP4336这类方案第一版就把功率环路和地处理好基本一次就能跑通剩下的就是微调参数的事。