我先把结论放在前面USB 2.0 布线这件事看着简单不就是一对差分线两根线拉通吗真要较真起来里面有阻抗、等长、参考平面、ESD、电源回流一大堆东西。很多时候板子画好了插上电脑要么识别不到要么传输速度掉到 12Mbps 甚至 1.5Mbps原因往往不是芯片坏了而是布线细节没做到位。这篇文章适合刚接触 PCB Layout 的同学也适合画过几块板子但 USB 总出问题的硬件工程师。我会从信号特性讲起然后是布局规划、差分走线、电源处理、开关芯片方案最后附上我自己调试时踩过的坑和排查方法。内容以工程实操为主尽量不堆理论但该讲的为什么我也不会跳过。1. 布线之前先搞清楚 USB2.0 到底在传什么信号1.1 480Mbps 和全速到底什么关系很多新人对 USB2.0 的速率表述是懵的网上还有人问usb2.0 可以全速传输吗 480M这个说法不够严谨。USB2.0 协议定义了三种速率Low-Speed 1.5Mbps、Full-Speed 12Mbps、High-Speed 480Mbps。严格的叫法是全速Full-Speed对应 12Mbps高速High-Speed对应 480Mbps。480Mbps 不是全速是高速模式。键盘鼠标这类低速外设用的是 1.5Mbps很多 HID 设备跑 12Mbps而 U 盘、摄像头、手机传输数据时基本都是 480Mbps 高速模式。这个区别对布线很关键。12Mbps 的信号上升沿慢你拿飞线连都能工作但 480Mbps 的信号边沿更陡对布线的敏感度完全不是一个量级。高速信号真正决定布线难度不是时钟频率而是信号上升时间Tr。工程上常用带宽估算公式带宽 BW ≈ 0.35 / Tr。USB2.0 高速模式信号上升时间很短通常在几百皮秒到 1ns 量级算下来对应的等效频率能到 700MHz 甚至 1GHz 以上。这就是为什么有人跟你说USB 才 480M频率不高这话在 PCB 布线层面是误导。你真正要伺候的是一根等效 1GHz 的传输线。1.2 为什么差分阻抗必须控制在 90Ω ± 10%USB2.0 的 D 和 D- 是一对差分信号传输线上如果出现阻抗突变信号在突变点就会产生反射。反射的信号叠加在原信号上轻则振铃重则逻辑误判。USB 规范对差分阻抗的要求是 90Ω ± 10%也就是 81Ω 到 99Ω 之间这对走线宽度、间距、参考层的介质厚度都有约束。我用个生活化的类比差分布线就像建一条双车道高速公路车辆是信号。路太窄阻抗偏低车挤在一起容易追尾路太宽阻抗偏高车速上来之后会发飘。90Ω 就是 USB 信号最适合的路宽。但要注意差分阻抗不是简单地把两根 45Ω 的单端线并排一放就得到 90Ω。两根线同时走会有耦合效应实际差分阻抗取决于单端阻抗、线间距 S、到参考平面距离 H还有介质介电常数。工程上直接用阻抗计算工具算后面我会举实际参数例子。1.3 什么时候必须按高速规则来什么时候可以放水我见过很多工程师画 USB2.0 板子一律按高速规则走连 1.5Mbps 的鼠标板也上四层板、做等长这样做当然没错但成本和工时白白浪费了。反过来也有人把 480Mbps 的高速信号当普通 IO 拉线板子做回来肉眼可见的波形一团糟。一个实用的判断标准信号有效波长和走线长度的关系。FR4 板材里信号传播速度约为 15cm/ns真空中约 30cm/ns 的一半。480Mbps 的基频是 240MHz波长大概 60cm走线如果超过波长的十分之一也就是 6cm 左右就要当传输线来处理了。工程经验是高速 USB 差分线超过 5cm 就必须严格按传输线设计。如果板子很小差分线只有 1-2cm那么阻抗、等长的压力会小很多优先保证参考平面完整就行。换句话说规则要分级不是一刀切。2. 布局规划与层叠设计布线成败的七成在这一步2.1 USB 信号链路从主控到连接器的器件摆放顺序USB2.0 的完整链路包括主控芯片的 D/D- 引脚、串联电阻可选、ESD 保护器件、共模电感可选、USB 连接器。摆放顺序有讲究不能乱USB 连接器必须靠近板边这是物理结构决定的插拔方便。ESD 保护器件要紧贴 USB 连接器放置尽量让 D/D- 一进板子就先经过 ESD。道理很简单静电放电是从连接器进来的ESD 器件离连接器越远那段走线上的感应电压就越高保护效果越差。共模电感一般放在 ESD 后面、靠近主控一侧作用是把差分线上的共模噪声滤掉同时防止主板上的噪声从 USB 线辐射出去。串联电阻22Ω 左右如果要用放在驱动端也就是主控芯片靠近引脚的位置。很多参考设计会把 ESD 和共模电感做成一个器件封装上串在差分线上布局的时候让信号顺序流过即可。总的原则是信号路径呈一条直线或 L 形不要绕圈不要让 USB 信号在主控和连接器之间绕一个大回环。2.2 两层板还是四层板参考平面必须完整USB 高速信号最好在四层板上画原因不是四层板更好看而是因为高速信号必须有完整的参考平面。四层板常规层叠是 TOP信号、GND参考平面、Power电源、BOTTOM信号。差分对走在 TOP 层正下方第二层是完整的 GND 铜皮回流路径最短阻抗可控EMI 也小。两层板不是不能做 USB2.0 高速但代价很大。两层板上信号的回流路径靠铺铜和走线规划很难做到完整一旦信号下方被其他走线切断阻抗就跳变。如果非要两层板尽量把 D/D- 走在同一面另一面完整铺地不要在地平面上开大槽。我见过不少产品为了省成本两层板硬跑 USB2.0 高速通常是产品个头小、走线短运气好能量产。但只要走线稍微长一点全速能工作、高速枚举失败的情况就来了。量产项目我建议直接四层板省下的调试时间比省出的板费值钱多了。检查参考平面最有效的方法打开 PCB 叠层预览关掉顶层只看差分线正下方的地平面有没有被电源平面或走线断开。如果某个区域的地铜皮被过孔、槽孔、长走线切碎了那这个位置的阻抗一定控制不住。2.3 星型接地和电源地在 USB 板子上怎么用星型接地本质是单点接地把模拟地、数字地、功率地在某一点汇合避免不同功能模块的电流相互串扰。USB 板上常见的需要分开的地有数字地主控、逻辑电路模拟地如果板上有模拟采集比如 ADC、USB 的 AVDD 供电区电源地功率地移动电源、充电器里的大电流环路机壳地USB 连接器的金属外壳数字地和模拟地怎么处理如果芯片内部有 AGND 和 DGND 引脚可以在芯片下方用一个 0Ω 电阻或磁珠单点连接PCB 上两片地铜皮只在这一点连通。这就像多个蓄水池共用一条补水管道水位一致但各池子里的波纹不会互相传递。USB 连接器的金属外壳地我建议通过一个 1MΩ 电阻并联 1000pF 电容接数字地。1M 电阻防止静电积累1000pF 给高频干扰一条低阻抗泄放路径。不要直接把外壳大面积焊死在数字地上否则机壳上的噪声会直接灌进板子。如果你在画移动电源或者充电器注意功率地电池负端、开关管源极、采样电阻地要走独立的一小段铺铜再和数字地单点汇合这个我在后面 SW6206 那节再展开说。3. 差分对布线实操从规则设置到等长匹配3.1 在立创 EDA 专业版里设置差分对约束立创 EDA嘉立创 EDA这几年用户量很大很多新手第一款板子就是用它画的。在立创 EDA 专业版里做 USB2.0 差分对流程不算复杂。第一步确认 PCB 上已经有 D 和 D- 两个网络。然后在顶部菜单找到布线菜单里的差分对功能也可以在设计规则里预先定义。选择 D 和 D-新建一个差分对软件会自动把两对网络关联起来。第二步修改设计规则中的差分对参数。线宽、线距根据阻抗要求算出来先按默认值画后期再微调。交互布线时选择差分对布线软件会同时拉出两根线并且强制保持你设定的线距。这个功能比手动一根根画强太多了新手一定不要拒绝用工具。第三步等长检查。布线完成后在检查菜单里看差分对长度信息。如果 D 比 D- 长了按 Tab 切换属性面板选择等长调节工具在长的线上做蛇形走线把两条线长度拉平。说句实话立创 EDA 的差分对等长功能相比 AD 和 Allegro 还有差距但应付 USB2.0 足够了。实际上 USB2.0 高速的等长要求并不夸张绝大多数情况下只要你不是明显画偏都不至于出问题。3.2 差分走线的四项基本原则差分走线的核心我总结成四个字对称、短、近、完整。对称D 和 D- 的形状尽量一致。如果一根线直直过去另一根拐了好几个弯即使总长度相等两条线的电场分布也不对称共模噪声会变大。短能短则短不要为了绕等长而故意拉长整组线。等长是蛇形绕着补不是把本来很短的线硬拉长。长线是天线不仅接收干扰还会向外辐射。近差分对内的两根线间距尽量小且恒定。间距增大耦合减弱抗共模干扰能力下降。这就是手册里常说的保持耦合。完整参考平面必须完整连续。差分信号的回流电流分布在地平面上如果地平面被切断回流绕路产生环路电感这可是高速信号的大忌。对内等长公差我习惯控制在 5mil 以内约 0.127mm。如果做不到10mil 以内也能接受但不要超过 20mil。超过之后高速模式会出现时序偏移具体表现就是设备识别慢、偶尔断开。过孔换层也要小心。差分对最好保持在同一层走完因为过孔本身有寄生电容和电感会破坏阻抗匹配。如果实在要换层两对线必须在同一个位置打过孔不能一个先换一个后换。过孔下方也要保证回流路径也就是过孔附近要有地过孔连接两层地平面。3.3 等长匹配用蛇形线怎么绕才不掉链子蛇形走线是补偿长度差最常用的手段。但蛇形绕线不是随便绕绕不好反而引入额外串扰。基本原则蛇形线的波峰高度凸起高度尽量小一般不超过 15-20mil。峰越高相邻段之间的耦合越强信号完整性越差。蛇形线相邻线段之间的间距要大于 3 倍线宽。比如线宽是 6mil两个相邻线段的间距至少 18mil否则相邻线段之间会形成平行耦合电容相当于给信号加了低通滤波器。蛇形线放在走线末端不要放在源端附近。这样反射能量能在末端被吸收对信号质量的影响最小。实际操作时用 EDA 的等长调节工具输入目标长度值工具会自动生成蛇形线。如果是手动绕一定注意不要绕得太密集前面说的间距要求要刻在脑子里。3.4 VBUS 电源走线该留多宽USB 线的 VBUS 和 GND 要过电流。标准 USB2.0 端口最大 500mA但现在的手机、移动电源、开发板经常要走 2A、3A 甚至更高。PCB 走线过电流能力和铜厚、线宽、允许温升有关。工程经验值1oz 铜35μm走线宽度 1mm温升 10℃ 时大约能过 1A 电流。注意这是直流/低频情况的经验值具体到不同应用会有区别。我做了一个常用参考表适合 1oz 铜厚线宽mm理论过流能力10℃温升推荐使用场景0.254mm10mil0.5A 以下信号线、弱供电0.5mm约 1A短距离电源分支1.0mm约 2AUSB 500mA 标准端口2.0mm约 3-4A移动电源、快充 VBUS3.0mm 以上5A 以上大电流充电线路我实际画板的时候VBUS 走线至少 1mm 起步如果板子空间允许直接上 2mm。GND 回流线的宽度不要比 VBUS 细因为回流和去程电流一样大地线细了同样发热。另外一个容易被忽略的点VBUS 和 GND 的走线要尽量短环路面积尽量小。电源环路面积大了会向外辐射电磁干扰这个干扰可能倒灌进 D/D-导致信号质量变差。电源线和数据线不要在长距离内平行紧挨着走保持一定间距但也要保证回流路径短听起来矛盾实际上空间上错位一点即可。4. 电源与开关芯片SW6206 这类方案的 PCB 布局要点4.1 USB2.0 开关芯片有什么作用怎么选USB2.0 开关芯片在带切换功能的设备里很常见比如支持双 Type-C 口的板子、切换 USB 主从方向的设备、带多路 USB 分时复用的产品。开关芯片本质是高速模拟开关把 D/D- 和 VBUS 在多路之间切换传输。选型注意几个参数参数说明推荐值带宽开关能通过的最高频率至少 1GHz 以上保证 480Mbps 信号不衰减结电容对高速信号的寄生电容越小越好一般 10pFron 导通电阻影响信号幅度越小越好一般 10Ω工作电压与 VBUS/D/D- 电压匹配3.3V 或 5V注意耐压ESD 等级可靠性要求尽量选带 ESD 保护的型号常见型号有 TS3USB221ATI、FSUSB42Fairchild/onsemi、SGM7222圣邦微等很多国产型号也够用。数据手册里通常有典型应用电路和 Layout 建议这个不要跳过去照着做基本不会错。开关芯片的摆放位置参照信号路径直线化原则。主控出来先到芯片再从芯片到连接器中间不要弯来绕去。芯片一侧是高速信号输入另一侧是选择后的输出两个方向的分组走线不要交叉减少串扰。4.2 SW6206 原厂方案包里到底有什么可以抄SW6206 是珠海智融的移动电源管理 SoC内部集成升降压控制器、快充协议、电量计量等功能广泛应用在移动电源、多功能充电宝、户外电源等产品。网上流传的SW6206 原厂方案包含 PCB、原理图、寄存器列表、BOM 等全套资料对工程人员来说是难得的学习素材。拿到这类方案包重点看这几样原理图的重点是功率环路。SW6206 是开关电源架构有 BOOST 升压和 BUCK 降压两个功率环路每个环路都包括功率电感、MOSFET、输入输出电容。原厂原理图会标注这些器件的参考位置和选型照抄不会有大问题关键要理解为什么电感放在这个位置电容为什么要跨接在芯片的功率引脚附近。PCB 图纸重点看功率回流路径。SW6206 的 SW 开关节点是电压跳变最剧烈的位置原厂布局一定把电感尽可能靠近 SW 引脚并把该区域的铜皮面积控制得紧凑避免大块铜皮作为天线向外辐射。芯片底部的散热焊盘一定是大面积接地再打上阵列过孔这个散热焊盘不只是散热还是功率地回流的关键路径。BOM 清单重点看电感和电容的规格。电感的饱和电流要大于实际峰值电流否则电感饱和后电感量骤降纹波激增。电容要关注耐压和 ESR输出电容 ESR 过高会导致纹波增大。寄存器列表一般是 I2C 接口的配置寄存器。移动电源方案的默认配置通常已经可用除非你要修改快充协议参数、充电电流阈值否则不要随意改改错了可能充不进电。想学的话先把寄存器列表和芯片手册对照翻译一遍理解每个位的作用再在开发板上实验。4.3 高低压隔离和爬电距离USB 板上也不能放松普通 USB 设备板倒是无所谓但如果你画的是 USB 充电器、带隔离的电源板、或者反激式开关电源模块就必须考虑高低压隔离。初级侧AC 220V 整流后的高压和次级侧USB 输出 5V之间要有物理隔离区域。光耦两侧、变压器初次级之间都要有足够的爬电距离。按常规安规标准4000VAC 耐压测试下初级和次级之间的爬电距离至少 5-6mm。这个距离不是随便说说的是铜皮之间沿绝缘表面的最短路径。布线时初级侧的功率走线不能跨到次级区域次级侧的 USB 差分线和 VBUS 也不要在高压区域下方绕行。Y 电容安规电容接在初次级之间它的位置和走线也影响 EMI尽量靠近变压器或开关管走线短而粗。如果只是一块开发板或者纯数字主板没有高压源这部分可以直接跳过。但真做充电器类产品你不看这部分后面过认证的时候会哭。5. 高频与 EMC 细节晶振、ESD、铺铜与走线禁忌5.1 晶振为什么不能放在 USB 差分线边上晶振是板上最经典的强辐射源频率越高越容易通过空间耦合把噪声串到附近的敏感信号上。USB 差分信号虽然抗共模干扰能力强但晶振的多次谐波能量很足靠近了照样能把信号质量拉垮。晶振摆放的原则远离 USB 连接器远离 D/D- 差分走线最好距离 3mm 以上能远则远。晶振下方参考层完整铺地不要有其他信号走线穿过。晶振本体正下方的地平面最好连续且晶振的包地过孔要打好给高频辐射一个屏蔽笼。晶振匹配电容、负载电容靠近晶振引脚放置走线短而对称。如果板子空间特别小晶振实在离不开放不下可以在晶振外围打一圈接地过孔把辐射锁在局部区域。USB 差分线经过晶振附近时尽量垂直穿过而不是平行走。5.2 ESD 器件选型和摆放的实操细节USB 连接器是静电进入板内的主要通道D/D- 线上必须加 ESD 保护。选型时有几个硬指标结电容小于 1pF。结电容大了高速信号会被旁路掉一部分眼图质量直线下降。有些便宜 ESD 器件结电容 5pF 甚至 10pF用在低速还行高速 USB 打死都不行。钳位电压合适响应速度够快。TVS 二极管是首选压敏电阻响应速度慢不适合高速 USB 数据线。封装尽量小0201、SOT-23、UDFN 都是常见选择布局上离连接器信号引脚越近越好。ESD 器件的接地端要就近打孔接到地平面连接线也要短。如果 ESD 器件的地引脚走线绕了一大圈才到地静电泄放路径长了保护效果大打折扣等于白装。5.3 铺铜和地过孔高速板的基本功完成主要布线之后铺铜是最后的收尾工程。顶层和底层在不影响走线的情况下尽量铺地铜但铺铜不是越多越好。地铜皮上有细长的连接颈这种形状在高频下就是谐振器会带来不必要的 EMI 问题。地过孔的作用是连接各层地平面缩短回流路径。差分对换层的地方、ESD 器件地引脚旁边、晶振旁边、连接器附近这几类位置的地过孔一定要打。地过孔间距一般不超过走线长度的 1/20 波长实际操作中在高速信号区每隔 100-200mil 打一个不嫌多。有一点要提醒不要在差分区大铺铜之后让地铜皮和差分线之间的间距小于 30mil 以上不对地铜皮离差分线太近会改变阻抗。一般差分线两侧的铺铜间距至少保持在 3 倍线宽以上否则铜皮的寄生作用会让你的阻抗计算白做。5.4 直角走线、测试点、环路面积的操作禁忌直角走线的说法在网上争议很大。我直接给结论普通低速信号直角完全无所谓高速差分信号尽量别走直角因为直角处线宽突变会产生阻抗跳变并且电场集中容易辐射。用 45° 斜角或圆弧过渡成本低效果立竿见影。测试点也是一大坑。很多工程师习惯在 USB 差分线上预留测试点结果测试点的焊盘本身就是阻抗不连续点。如果非留不可选择小尺寸测试点如 0.8mm 或 1.0mm 焊盘并且在测试点下方不能挖空参考平面。有条件的话测试点做成对称放置保持差分结构。环路面积这个概念最容易踩坑的是 GND 回流。USB 差分线走线下方如果没有完整地平面回流电流只能走旁边的铺铜缝隙环路面积增大EMI 变差。高速信号的地不是电学上的参考点而是回流路径。这个概念我建议每个画高速板的人都要刻在脑子里。6. 常见问题与排查技巧实录6.1 USB 识别失败、枚举超时怎么办这个现象在 USB 调试里最常见。按我自己的排查顺序通常是序号检查项具体操作1D/D- 网络是否接反万用表蜂鸣档从主控引脚到连接器引脚对照原理图逐根量2ESD/共模电感封装方向贴片器件焊接后有没有错位、反接尤其是共模电感四个脚很容易贴反3串联电阻阻值如果串了 22Ω/33Ω 电阻用万用表量一下实贴阻值4连接器虚焊肉眼检查引脚有没有锡连、冷焊不行就加助焊剂拖一遍5枚举波形示波器探头接 D插 U 盘看有没有 3.3V 上拉信号再看 D- 有没有握手脉冲很多情况下枚举失败是机械问题不是设计问题。但有几次是差分线不等长太过分D 比 D- 长了 50mil 以上换一块板子仍然复现。处理办法就是改板把等长控制在 10mil 以内。6.2 全速能工作、高速枚举失败优先查阻抗低速全速都能用高速死活上不去是 USB2.0 最常见的高速信号问题。全速 12Mbps 对布线容忍度很高但高速 480Mbps 要求阻抗匹配只要有明显反射高速协商就会失败设备会被主机降级为全速设备或者干脆识别不了。这类问题排查方向确认层叠参数和阻抗计算结果。你实际板子的层叠是不是和计算时一致铜厚对不对介质厚度对不对很多板厂默认叠层和你设计的模型不一样导致实际阻抗偏差巨大。查参考平面。高速差分线下方的地平面是否完整有没有被电源平面分割有没有被长的过孔阵列打断查换层位置。差分对换层了附近有没有配对的地过孔如果没有参考平面换层瞬间信号会断档。查连接器选型。USB 连接器也有阻抗要求有的便宜座子内部引脚设计不讲究明面上你拉线是 90Ω连接器本身在高速时就是个大反射点。有条件的话用 TDR时域反射计测一下整条链路的阻抗曲线可以看到反射点具体在哪个位置。没有 TDR 就靠经验判断从最可疑的差分换层和连接器处逐一排查。6.3 EDA 工具和文件转换的常见坑画板过程中工具问题确实容易打断思路。我遇到过的情况和解决办法如下PADS 打开文件直接报错自动关闭。通常原因是文件版本比软件版本高或者库文件路径丢失。先试 File 菜单下的 Import ASCII 导入把 PADS 的 ASCII 格式文件重新导进来很多时候能抢救实在不行只能让对端重新输出低版本格式。AD 导入 Gerber 转 PCB。操作路径是 File → Import → Gerber选择对应层的 Gerber 文件同时要导入钻孔文件。注意 Gerber 文件里的层顺序要和 Altium 的层映射对上否则导进来的铜皮全在莫名其妙的位置。这个方法做板厂数据检查足够但别指望完美的可编辑性毕竟 Gerber 没有网络和元件信息。Allegro 的 .brd 文件转到 AD。AD 的新版本支持直接导入 Allegro 文件File → Import → Allegro。如果版本太低打不开就先用 Cadence 导出 ODB 或 IPC-2581 格式再导入 AD。转换过程容易丢 Rules转完后一定要重新设置差分规则、安全间距别偷懒。Cadence 封装导入 PCB 找不到元件。多数情况是封装库的路径没设置在 Setup → User Preferences 里把 padpath 和 psmpath 指到库目录就能解决。库里明明有这个封装导入时提示找不到九成是路径问题。立创 EDA 导入 AD 工程用顶部菜单的文件导入功能选 DXP 格式能连原理图和 PCB 一起转。转过来后差分规则会变成普通布线需求自己重建规则。还有一点立创 EDA 的画布和 AD 的操作习惯差异大刚切换时容易误操作多存档没坏处。6.4 用示波器实测 USB 差分信号的正确姿势USB2.0 高速信号的实际调试示波器是必备工具。手头有差分探头最好直接接 D 和 D-看差分波形。没有差分探头用两个等长的单端探头分别接 D 和 D-在示波器上做 A-B 数学运算也能看个大概。测量注意点探头接地线要尽量短长地线夹子会引入很大的寄生电感测出来的波形噪声巨大看不到真实信号。最好用焊在板上的接地短线或者弹簧针接地。高速模式的数据波形是差分信号幅度约 800mV差分全速模式是单端 3.3V 逻辑。示波器带宽至少 1GHz500MHz 的示波器测 480Mbps 信号会衰减掉大量高频分量波形太平了反而误导判断。看测试点的波形不要只看幅度重点看上升沿有没有明显振铃、过冲交叉点的电压在不在规范范围内。全速模式的交叉点电压一般在 1.3V-2.0V 之间高速模式下信号对称性要良好。如果波形有振铃排查三个位置连接器引脚处的走线阻抗突变、ESD 器件结电容过大、共模电感的阻抗曲线在高速带内劣化。6.5 485 总线和 USB 差分布线的相通之处热搜词里有485 总线结构的布线规范及调试我把这两者放一起说因为它们的差分对布线思路是相通的都讲究双线靠近走、避免外部共模干扰、参考平面完整。区别在于 485 速率低几十 Mbps 到几 Mbps对阻抗和等长要求远不如 USB2.0 苛刻但 485 对共模电感和终端匹配电阻更敏感布线时这两个器件的位置要特别留意。你如果用画 485 的习惯画 USB 高速可能会忽略阻抗匹配反过来用 USB 高速的标准画 485一定不会差到哪里去。差分信号布线的底层逻辑是通用的。最后再分享一个实操小技巧USB2.0 布线做完了出 Gerber 之前自己先在 EDA 里做一遍虚拟检查。最有效的一步不是跑规则检查而是打开层面视图把参考平面隐藏盯着差分线看一遍走线路径。沿途有没有跨分割有没有贴着晶振或者电感走过有没有在连接器附近突然加粗或者变细这些是 DRC 规则不一定抓得到的靠肉眼和经验。如果画的是小批量样板我建议首板回来先不要急着贴全套元件只贴主控、晶振、USB 连接器、ESD其余不贴。上电测 USB 枚举高速握手能过再补贴其余部分。这个习惯帮我省掉过无数次因为其他模块干扰导致 USB 不稳定的误判调试。布线上我的底线就三条参考平面完整、差分对内等长 10mil 以内、连接器到主控的路径尽量短。这三条守住USB2.0 高速基本不会再坑你。