搞硬件这一行PCB 布线规则设置算是基本功但差分线规则这一块我在不同公司、不同项目里见过太多种看起来设了、实际没生效的版本。有人把差分对规则里的 Gap 当成了两根线的中心距有人只填了线宽线距却完全没碰 Max Uncoupled Length还有人规则配得漂漂亮亮结果网络名用的是 D / D-软件压根没把这对线识别成差分对规则等于挂在空挡上。更常见的是照着一份 AD16 时代的教程在 AD20 或者更新的版本里学操作菜单路径对不上最后靠猜。这篇就把差分线规则设置里那些流传很广但实际有偏差的做法一条条捋清楚说明白为什么会错、错在哪里、正确的做法是什么。内容偏实操涉及叠层、阻抗、规则、布线、长度调整这条完整链路刚入门画板子的朋友能跟着配画了几年板子但对高速信号还停留在照着抄阶段的朋友应该能省下几次打样返工的钱。1. 差分线规则设了不生效的三个根因差分线规则出问题表面现象都差不多——DRC 不报错、走线的时候线宽线距不按预期走、长度调整工具点了没反应。但根子往往在三件事上阻抗的源头搞错了、差分对没被识别、版本路径对不上。这三件事不解决规则里填什么数字都是白搭。1.1 差分阻抗的源头在叠层不在规则里这是最根本的一条纠偏。差分阻抗是板厂根据你的叠层结构、介质厚度、介电常数、铜厚、线宽、线距算出来的物理量Altium 的规则界面只是把应该走多宽、间距多少这个结果告诉布线引擎它本身不决定阻抗。很多人反过来理解以为在 Differential Pairs Routing 规则里填一个 Gap阻抗就定下来了这是因果倒置。真实的因果关系是这样的先确定目标差分阻抗USB 2.0 和百兆以太网通常是 100ΩUSB 3.x、HDMI、PCIe Gen1/2 多数是 90ΩPCIe Gen3 及以上常见 85Ω再结合板厂能提供的叠层方案用阻抗计算工具反推出线宽和线距最后把这两个数填进规则。跳过叠层直接抄别人的线宽线距是差分线设计里最常见的偏差来源因为换一家板厂、换一次叠层同样的线宽算出来的阻抗可能差十几欧姆。提示如果板厂给的叠层里差分阻抗标的和你要求的不一致优先让板厂调整介质厚度而不是无脑改线宽。线宽改动会连带影响直流压降和载流能力介质厚度调整的空间通常更大。还有一个容易被忽略的点Altium 的 Layer Stack Manager 里自带阻抗计算器你可以直接在叠层编辑器里定义单端和差分的阻抗目标软件会根据当前叠层的铜厚和介质参数给出建议的线宽线距。这个功能很多人不知道宁愿手工算或者去外面的在线计算器上凑数其实软件自带的够用了而且它和你的叠层是联动的改了介质厚度建议值会同步变。1.2 规则要生效先得让软件认出这对线规则挂空挡这个坑几乎每个新手都踩过一次。Altium 的差分对规则作用对象是差分对这个逻辑实体不是任意两条网络。如果你在原理图里把网络命名成 USB_D 和 USB_D-然后在 PCB 里直接去建差分对规则规则的作用条件里根本选不到这对线因为软件还没把它们识别成一对。让软件识别的动作在 PCB 端Design 菜单下的 Create Differential Pairs From Nets弹出的对话框里要设置正负网络的命名模板。默认模板是下划线形式比如 {NetName}_P 和 {NetName}_N如果你的网络名用的是 和 -模板就得改成 {NetName} 和 {NetName}-。这一步设置完点 Execute软件会扫描全板网络把匹配上的网络配成对出现在 PCB 面板的 Differential Pairs Editor 里。这里有个实操细节模板里的 {NetName} 是变量占位符代表去掉后缀之后的公共部分。USB_D 和 USB_D- 的公共部分是 USB_D所以模板写 {NetName} 和 {NetName}- 就能匹配。如果你的网络名是 RX0_P 和 RX0_N那么 {NetName}_P 和 {NetName}_N 就能匹配上NetName 对应 RX0。地址类的总线差分对比如 PCIE_TX[0]_P 这种带方括号的模板里就要把方括号原样写进去这个经常有人漏。注意Create Differential Pairs From Nets 是从现有网络生成它不会自动更新。如果你后来改了原理图里的网络名重新同步过来一定要重新跑一次这个命令否则 PCB 里还留着旧的差分对定义新的网络没被配对规则自然不生效。1.3 版本差异AD16 和 AD20 的规则入口不是一回事网上流传的大量教程写于 AD16、AD17 时代那会儿的规则对话框和现在的差别不小。最典型的是规则树的结构和高亮规则的显示方式。老版本的 Design Rules 对话框是个树形结构High Speed 类别下直接展开就能看到 Differential Pairs Routing新版AD20、AD21、AD22、AD24整体框架没大改但界面的控件布局、规则条件编辑器的交互、以及右侧的约束面板都做了调整按老教程的截图找不到按钮是常事。更实质的差别在 Max Uncoupled Length 这个参数上。它是在相对较晚的版本里才作为独立约束项出现在差分对路由规则里的老版本要么没有要么藏在别的地方。如果你照着老教程配规则很可能会漏掉这条而这条恰恰是差分线规则里对信号质量影响最直接的一条后面第 2 章会细说。另外AD 从 17 往后对 Interactive Diff Pair Length Tuning 工具做了不少改进现在的版本里这个工具同时带 Target Length 和 Phase 两种调整模式切换是在工具的活动栏里点的。老版本里长度调整和相位调整是分开的录屏教程里看到的是两个不同工具新版合并成一个跟着老视频按快捷键就会懵。所以看教程的时候第一件事是核对版本号AD 每个大版本之间的规则界面都有微调尤其是规则条件编辑器和交互式布线工具版本不对照按图索骥反而浪费时间。2. 差分线规则里的每个参数到底该怎么填Differential Pairs Routing 规则打开之后约束区里就那么几个输入框但每个都有讲究。填错了不是报不报错的问题是直接改变走线的物理形态。这一章逐个拆。2.1 线宽三兄弟Min / Preferred / Max 的真实用法规则里的线宽有三个值Min Width、Preferred Width、Max Width。很多人以为这三个是允许的范围然后随便填个区间就完事其实它们的语义要精确理解。Preferred Width 是布线工具默认采用的宽度你点下去开始拉线走出来的就是这条线的宽度。Min 和 Max 是给布线引擎的裕量当你在拥挤区域布线、软件自动调整线宽避让时它可以在这个区间内变动。如果你把 Min 和 Max 设得和 Preferred 一样那就等于锁死线宽任何情况下都不允许变——这在差分线上往往是想要的因为线宽一变阻抗就变了。我的习惯是差分线的规则里Min 和 Preferred 设成同一个值Max 略大一点点或者也设成同一个值。理由是差分线的线宽直接对应阻抗目标变宽变窄都是阻抗漂移没有避让时稍微细一点也没关系这回事。宁可布不过去手工调也不要让软件自作主张变线宽。这里还有个常被忽略的细节线宽填的是成品线宽还是设计线宽答案是你画在 CAD 里的设计线宽也就是铜箔的顶宽。板厂在做蚀刻补偿的时候会按他们的工艺调整这部分不用你在规则里操心但你在算阻抗的时候用的线宽要和规则里填的一致不能一个用成品宽度算、一个用设计宽度填。2.2 线距三兄弟与紧耦合还是松耦合的取舍Gap 的三个值和线宽对应Min Gap、Preferred Gap、Max Gap指的是差分对两根线之间的边缘到边缘距离注意是边缘到边缘不是中心距。把 Gap 当成中心距来填算出来的阻抗会差一大截这是很典型的一个偏差。关于耦合方式差分线分边缘耦合和宽边耦合两类。边缘耦合是同一层里两根线并排靠侧面的边缘场耦合这是绝大多数 PCB 采用的方式Altium 的阻抗计算器也是按边缘耦合来算的。宽边耦合是上下两层叠着走工艺上需要更薄的介质板厂不一定做得了而且换层过孔的对称性更难保证一般不建议在普通消费类产品里用。Gap 的大小直接决定耦合强度。间距越小两根线耦合越紧同等线宽下要达到目标差分阻抗线可以做得更细间距越大耦合越松要达到同样阻抗线就得做粗或者反过来线宽不变的话阻抗会偏高。工程上常见的做法是用紧耦合方案也就是间距接近或略小于线宽这样两根线的耦合度高对外界干扰的抵抗更好走线占用的总宽也不会太大。但紧耦合有个副作用同样的差分阻抗紧耦合需要更细的线。线越细制造公差带来的阻抗偏差比例越大而且直流损耗也高。所以 4 mil 以下的线宽要谨慎除非你的板厂明确说做得了并且阻抗控制精度有保证。我个人在普通 FR-4 四层板上做 100Ω 差分比较常用的组合是线宽 5.5 mil 左右、间距 7 mil 左右间距略大于线宽属于松耦合但制造宽容度好。具体数值一定要用叠层算我这里给的只是量级参考不是能直接抄的数。提示Gap 的 Min / Preferred / Max 也建议收窄范围甚至锁死。差分间距在布线过程中被软件自动改大改小阻抗就失控了。2.3 Max Uncoupled Length被漏掉最多的一条这条要单独拎出来说因为它的重要程度和它的知名度完全不匹配。差分线在整条路径上并不是始终耦合的。从芯片焊盘出来到两根线真正并排走之前有一段是分开的换层位置的过孔附近两根线要各自扇出到过孔也是分开的到接收端焊盘又分开。这些两根线不在一起的段落叫未耦合段。未耦合段的长度如果太长这一段就退化成了两根独立的单端线差分抗共模干扰的能力大打折扣还会在耦合段和非耦合段的交界处产生阻抗不连续。Max Uncoupled Length 就是用来限制这个长度的约束。你在这里填一个值比如 100 milDRC 检查的时候如果某对差分线的未耦合长度超过这个值就会报违规。它不参与布线引擎的实时计算不填也不会导致走线出错但不填等于放弃了这项检查很多能亮但 EMC 测试过不了的板子问题就出在这里。填多少合适这个没有统一答案取决于信号速率和你的工艺水平。速率越高允许的未耦合长度越短。一个粗略的经验是未耦合长度控制在耦合段长度的 10% 以内绝对长度上尽量压在 100 到 200 mil 以下。当然这是经验值真正严谨的做法是结合信号的上升时间和传播速度算 skew 预算不过对于大部分中低速差分应用控制在两百 mil 以内已经足够。实际操作里减少未耦合长度最有效的手段是扇出。焊盘到过孔的距离、过孔的摆放位置这些决定未耦合段的最小可能长度。BGA 下面密集的差分对如果你把两个过孔放得离焊盘很远或者两个过孔之间隔了好几个球距那未耦合长度天然就下不来。所以差分对的 escape routing 阶段就要规划好不能等走完了再回头改。2.4 长度匹配规则该怎么分工长度这件事在 Altium 里被拆成了好几条规则分工要说清楚不然容易用错工具。High Speed 类别下有一条 Length 规则作用对象是单条网络用来约束这条网络的最大、最小长度。它管的是单端线的总长。还有一条 Matched Lengths 规则作用对象是一组网络用来约束这组网络之间的长度差。它管的是差分对和差分对之间或者一组总线内部各条线之间的等长。那差分对内部两根线的长度差谁来管答案是规则管不了得靠 Interactive Diff Pair Length Tuning 工具手工调调完之后用 DRC 里的相关检查项来验证。这个分工很多教程讲得含糊导致有人去 Matched Lengths 里给差分对的两根线设等长那是不对的——Matched Lengths 是针对不同网络之间的而差分对的两根线在软件里被绑成一个差分对对象不是两个独立网络。所以完整的分工是这样约束对象用什么工具单条网络总长Length 规则DRC 检查多条网络之间等长Matched Lengths 规则Interactive Length Tuning差分对内部两根线等长无专门规则Interactive Diff Pair Length Tuning 的 Phase 模式差分对未耦合长度Differential Pairs Routing 里的 Max Uncoupled LengthDRC 检查这张表建议记一下尤其是第三行和第四行是差分线规则设置里最容易搞混的地方。3. 从叠层算阻抗到规则落地一次完整配置实操前面讲的是为什么这一章走一遍完整流程从叠层到规则到布线到长度调整。我按我自己项目的顺序来每一步说清楚动作和判断依据。3.1 在 Layer Stack Manager 里先把阻抗目标钉死打开 Design 菜单下的 Layer Stack Manager先把你实际的叠层结构搭出来。这里要填的是每一层的铜厚常见 1oz 对应 1.4 mil 左右成品铜厚会比这个数字略小因为蚀刻和表面处理会消耗一部分具体看板厂工艺、介质层的厚度、介质材料的介电常数普通 FR-4 在 1GHz 以下通常按 4.2 到 4.6 取值中高 Tg 板材略有差异高频板材像 Rogers 系列会低很多。搭叠层的时候有个顺序问题先确定总板厚和层数再分配各层的介质厚度最后才是算阻抗。因为总板厚往往受结构限制比如某些卡类要求 1.6mm 或者 0.8mm你不能为了凑阻抗把板子做厚。叠层搭好之后在 Layer Stack Manager 的阻抗计算区域添加单端和差分的阻抗目标。这里有个选择要说明差分线的参考层通常是紧邻的地平面Top 层走差分参考就是第二层的完整地。如果你做的是六层板可能中间还有信号层那差分线的参考层要明确指定。参考层不完整的区域阻抗计算值全部失真这一点在叠层设置阶段就要想清楚平面怎么划分。注意不要为了省层把差分线走在没有完整参考平面的位置。两层板做差分线不是不行但参考平面不完整时阻抗无法控制只能靠经验宽度凑风险很高。3.2 用阻抗计算器反推线宽线距含示例计算叠层定好就可以算线宽线距了。举个具体的例子说明过程。假设四层板Top 层走差分参考第二层地平面介质厚度 0.2mm介电常数 4.3铜厚 1oz。目标是 100Ω 差分阻抗。在 Layer Stack Manager 的阻抗计算器里选差分边缘耦合模式输入介质厚度、介电常数、铜厚和目标阻抗先猜一个线宽。假设先猜线宽 6 mil、间距 6 mil算出来的差分阻抗大概在 90 出头偏低说明耦合太紧或者线太粗。把间距放大到 8 mil重算阻抗会升到 95 附近。再把线宽稍微降低到 5.5 mil间距保持 8 mil算出来就接近 100Ω 了。这个过程是迭代的实际操作用计算器点几下就出来了不需要手推公式。得到的结果比如线宽 5.5 mil、间距 8 mil这两个数就是后面规则里要填的 Preferred Width 和 Preferred Gap。要把这个结果发给板厂确认因为板厂自己的工艺参数实际蚀刻后的线宽、介质压合后的实际厚度和你的理想值有差异他们会反馈一个调整后的值或者确认你的设计在他们的公差范围内可以达到目标阻抗。这个确认环节不要省很多阻抗不达标的板子问题就出在设计端和板厂端用的参数不一致。如果板厂反馈回来的调整值和你算的差很多优先怀疑叠层参数。常见的差异来源是介质厚度你写 0.2mm板厂用的是某种半固化片压合后的实际厚度可能是 0.19mm 也可能是 0.21mm这个差异对阻抗的影响不小。3.3 差分对的三种定义方式与命名规范差分对的定义前面提了从网络生成这一种这里把三种方式列全。第一种是原理图端定义在原理图里用差分对指示符或者命名规则标注同步到 PCB 后软件自动识别。命名规范一般是 _P / _N 后缀也有用 _ / _- 的。这种方式最规范适合团队协作因为差分关系在原理图里就是明确的。第二种是 PCB 端从网络生成就是 Design 菜单下的 Create Differential Pairs From Nets通过命名模板批量匹配。这种方式适合原理图里没标注但命名有规律的情况比如 RX[0..7]_P 这种批量网络。第三种是在 PCB 面板的 Differential Pairs Editor 里手工添加。这种方式适合命名完全没规律、数量又少的场景比如某几对信号名字取得很随意模板匹配不上就手工配。手工配的缺点是原理图同步过来改了名字容易脱节所以要记好改名字之后回来更新。命名上有个实操建议差分对的正负命名一定要全局统一。我见过一个项目一部分差分对用 _P / _N另一部分用 _ / _-结果 Create Differential Pairs From Nets 一次只能匹配一种模板得跑两次。更糟的是有人用了中文全角的加号肉眼看不出来模板怎么配都不匹配。这类问题排查起来很耗时间规范命名能省掉。3.4 建规则、设优先级、验证差分对识别出来了接下来建规则。Design → Rules → High Speed → Differential Pairs Routing右键新建一条规则。作用条件那里选 Differential Pair然后把你需要套用这条规则的差分对勾上或者按差分对类来选。优先级这一块要注意。规则是按优先级从高到低匹配的第一条匹配上的规则生效后面的被覆盖。如果你的板子上既有通用的差分对规则又有针对某几对特殊差分对的规则特殊的那条的优先级要高于通用规则否则不起作用。调整优先级是在 Rules 对话框里选中规则后点优先级按钮把它往上移。约束区里填的内容Min Width 和 Preferred Width 都填算出来的线宽Max Width 略大或者填同一个值Min Gap 和 Preferred Gap 填算出来的间距Max Gap 同理Max Uncoupled Length 填你定下的上限中低速应用填 150 到 200 mil 是常见区间高速应用要压得更短。填完之后最关键的验证步骤来了不要直接开始布线先随便布一对线出来测试看看线宽线距是不是符合预期。方法是用 Reports 菜单下的 Measure Primitives量一下线的实际宽度和两根线的边缘间距。如果量出来和规则里填的不一致先检查规则是否真的匹配上了这对线——选中规则看作用对象列表里有没有出现你要的那对。3.5 布线Interactive Differential Pair Routing 的正确姿势布线要用专门的 Interactive Differential Pair Routing 工具不能拿普通布线工具一根一根画。普通布线工具画出来的两根线是独立网络长度不可能精确匹配而且还可能触发规则冲突。工具激活之后在起点附近点击它会自动把这对线一起拉出来。走线过程中有几个操作要熟悉按数字键的 3 或者用快捷键切换走线模式常用的有 45 度、圆弧、任意角度用 Shift 空格在几种转角模式之间循环切换按 2 加过孔换层。换层的时候注意两个过孔要对称摆放也就是两根线的换层位置到过孔的距离要相等过孔之间的连线要垂直于走线方向这样两根线的换层路径长度一致。换层之后如果参考平面变了要注意回流路径。最常见的情况是从 Top 换到 Bottom参考层从第二层地变成第三层电源或者其他平面这时候回流路径不连续需要在两个过孔旁边各加一个地过孔给回流信号提供就近的通道。这个动作不做信号完整性测试的时候眼图会很难看但 DRC 不会报属于典型的规则检查不出来但实际有问题的情况。布线过程中还有一个细节差分对在靠近焊盘的地方需要扇出扇出段的长度算进未耦合长度。如果焊盘间距很小扇出很难做得短这时候可以考虑用过孔直接打在焊盘上或者调整焊盘的出线方向尽量让两根线快速汇聚并排走。3.6 长度调整Diff Pair Tuning 与 Phase Tuning 什么时候用哪个长度调整工具是 Route 菜单下的 Interactive Diff Pair Length Tuning。选中这个工具之后鼠标移到某对已经布好的差分线上会显示这根线当前的长度和一个容差范围拖动鼠标就能在走线上加蛇形弯曲把长度调到目标值。这个工具里有两种模式切换是在活动栏上点的。一种是调整差分对的整体长度用来让这对差分线和其他差分对达到等长比如一组 DDR 的八对差分数据线之间要等长就用这个模式。另一种是 Phase 模式专门用来调整同一对差分线内部两根线的长度差让它们相位匹配。什么时候用哪个判断标准很简单如果你是在解决这对差分线和那对差分线长度不一致的问题用整体长度模式如果你是在解决同一对里 P 线和 N 线长度差了 30 mil的问题用 Phase 模式。这两个问题经常同时存在所以实际操作里往往是先用整体模式把总长调到位再用 Phase 模式修正内部相位顺序不要反反了的话整体调整会把相位又搞乱。提示加蛇形弯曲的时候弯曲的幅度和间距有讲究。相邻两个弯曲之间的距离不能太近否则会引入耦合串扰弯曲的凸起高度不要超过走线间距的三倍具体限制看你的信号速率。另外蛇形弯曲要尽量加在差分对长度差产生的位置附近而不是随便找个地方加这样相位补偿更精确。调整完之后记得跑一遍 DRC确认 Max Uncoupled Length 和其他长度约束都通过。有时候调长度的时候不小心把某一段走成了未耦合状态DRC 会报出来。4. 差分线常见问题排查与避坑经验前面讲的都是应该怎么做这一章讲出问题了怎么查。我把这几年遇到过的典型现象整理成表附带排查顺序。4.1 现象对照排查表现象可能原因排查动作规则建好了但布线不走这条规则差分对没被识别规则作用对象为空打开 PCB 面板的 Differential Pairs Editor看这对线在不在列表里走线线宽和规则不符规则优先级被更通用的规则覆盖选中该规则看作用对象检查优先级顺序DRC 报差分对违规但不明白哪里错Max Uncoupled Length 超限用 Measure 工具量未耦合段重点看扇出和过孔附近长度调整工具拖不动差分对未定义或当前不在布线层确认差分对存在确认光标在有效的差分线段上阻抗实测偏差大叠层参数和板厂实际不符让板厂提供实际压合后的介质厚度和蚀刻后线宽换层后信号质量差参考平面切换且无回流过孔在换层过孔旁补回流地过孔网络名改了但 PCB 里还是旧名字差分对定义没同步更新重新跑 Create Differential Pairs From Nets这张表里的前四条我敢说覆盖了新手遇到问题的八成以上。排查顺序建议从上往下先确认差分对识别再看规则匹配最后才怀疑参数。4.2 过孔、焊盘、换层处的差分线处理差分线整条路径上最容易出问题的是三个位置起点焊盘、过孔换层处、终点焊盘。这三处的共同特点是两根线必须分开未耦合长度天然产生。起点焊盘的优化思路是让两根线尽快汇聚。如果芯片引脚间距允许可以让两根线斜着并拢而不是各自垂直拉出一段再并如果引脚非常密比如 0.4mm 间距的 BGA那扇出到过孔的距离要尽量短过孔贴着火盘附近放出线方向顺着球阵列的斜向走这样能减少分离段长度。过孔换层处的处理要点是过孔对称和回流过孔。两个信号过孔之间的连线应该垂直于差分线的走线方向两个过孔到各自对应线的距离要相等。回流过孔的数量根据信号速率来中低速一对差分加一两个地过孔就够高速的话可能在两个信号过孔周围各加一个形成一个小的回流回路。终点焊盘的处理和起点类似关键是两根线的长度差要控制。如果接收端的两个焊盘位置不对称比如一个焊盘在芯片左边、一个在右边那两根线的长度差天然就存在这时候要么在长的那根上加小弯曲补偿要么在布局阶段就把接收端器件的摆放角度调整一下让两个焊盘的出线长度尽量接近。布局决定布线难度这句话在差分线上体现得特别明显。4.3 几条花钱买来的经验最后分享几条我踩过坑之后总结的经验都是文档里不太会写的东西。第一条差分对的线宽线距一旦定了整块板保持一致。我见过一个项目主体用紧耦合方案到了某个区域因为空间紧张布线的人随手把间距改大了结果那一小段的阻抗从 100Ω 跳到 115Ω反射明显。空间再紧张也要想办法绕或者调整布局腾空间不能牺牲阻抗一致性。第二条差分线跨分割是绝对的禁区。差分信号的回流电流主要走在参考平面上如果参考平面被分割开回流路径被迫绕行形成一个大环路辐射和抗干扰能力都会急剧恶化。检查方法是把地平面单独显示出来看差分线的投影有没有跨过平面上的缝隙。这个检查在布线完成后做一次比等测试出问题再回头找划算得多。第三条阻抗控制要求写进制板说明。你算的是一回事板厂做的是另一回事。把要求的差分阻抗值、对应的网络名、允许的公差范围一般 ±10%明确写进制板文件的技术说明里板厂会按这个做阻抗测试或者工艺控制。不写就等于默认由板厂按常规工艺做那出来的阻抗大概率和你的设计目标不一致。第四条长度调整尽量在布线后期集中做不要边布边调。因为长度调整会改变走线形态如果这时候还有别的线要穿过这个区域会互相打架。集中调整还有一个好处可以把所有需要等长的差分对拉出来一起看统一确定目标长度避免逐对调整时目标值不一致。第五条也是我个人体会最深的一条差分线的规则设置本质上是在信号质量和可制造性之间找平衡没有一组参数能通吃所有项目。同样的 100Ω 目标高速数字用和低速通信用对线宽、间距、未耦合长度、长度公差的要求都不一样。与其背参数不如把叠层设好、把工具用熟每个项目根据实际情况重新算一遍。这个习惯养成之后差分线这块基本不会出大问题。