1. 从一次LPDDR4X供电翻车说起LPDDR4X在手机主板上的供电设计看起来只是三路电源的事但真正做过项目的人都知道这里面的门道远比原理图上的几个网络标号复杂得多。我见过太多案例板子打回来DDR跑低频没问题一上高频就随机死机或者常温老化一切正常一到低温就开不了机更有甚者功耗测试时发现待机电流比竞品高了十几毫安查到最后发现是VDDQ的电源方案选错了。这些问题追根溯源十有八九都落在VDD1、VDD2、VDDQ这三路供电的设计细节上。LPDDR4X和LPDDR4最直观的区别就在VDDQ电压上——LPDDR4的VDDQ是1.1V而LPDDR4X把VDDQ降到了0.6V。别小看这0.5V的差距它直接改变了整个供电架构的设计逻辑。VDDQ从1.1V降到0.6V之后I/O接口的功耗大幅下降这也是LPDDR4X能在手机市场迅速取代LPDDR4的核心原因。但随之而来的问题是0.6V这个电压怎么产生用Buck还是LDO和VDD1、VDD2之间怎么协调上电时序这些问题如果不在设计初期想清楚后面调试阶段会非常痛苦。这篇文章面向的是正在做手机主板PCB设计的硬件工程师尤其是第一次接触LPDDR4X供电方案的朋友。我会把VDD1、VDD2、VDDQ三路供电的差异讲透把上电时序的来龙去脉理清楚再结合PCB布局布线的实操经验给出可以直接参考的设计方案。不管你是用高通的平台还是联发科的平台供电架构的底层逻辑是相通的。2. VDD1、VDD2、VDDQ到底各自管什么2.1 三路供电的内部结构差异要理解这三路供电为什么不能合并成一路得先搞清楚LPDDR4X芯片内部到底是怎么划分供电域的。VDD1和VDD2都是给DRAM核心逻辑供电的但它们的职责有明确分工。VDD2主要供给的是存储阵列的外围电路包括行解码器、列解码器、灵敏放大器这些模块VDD1则负责供给芯片内部的逻辑控制电路比如命令解码、时序控制、模式寄存器等。你可以把VDD2理解为干体力活的VDD1是做决策的两者虽然都是1.8V但内部走的电流路径和噪声敏感度完全不同。VDDQ则是另一回事。它是I/O接口的供电直接决定了数据线DQ、数据选通DQS这些信号的输出摆幅。LPDDR4X的VDDQ是0.6V这意味着I/O接口的电压摆幅只有0.6V相比LPDDR4的1.1V几乎减半。电压摆幅降低带来的直接好处是功耗下降因为I/O功耗和电压的平方成正比。但代价是噪声容限也变小了0.6V的摆幅下任何电源纹波和地弹都会对信号完整性产生更明显的影响。这里有一个常见的误解有人觉得VDD1和VDD2都是1.8V能不能用同一路电源输出从电压值上看确实一样但从噪声隔离的角度看强烈建议分开。VDD2上的电流波动比较大因为存储阵列的充放电活动会直接反映在VDD2上而VDD1对噪声更敏感如果和VDD2共用一路电源VDD2上的噪声会通过电源平面耦合到VDD1导致内部逻辑误动作。实际项目中我通常会用两颗独立的Buck分别产生VDD1和VDD2或者在PMIC上使用独立的输出通道。2.2 电流需求与电源选型逻辑三路供电的电流需求差异很大这直接决定了电源方案的选型。VDD2的电流最大在LPDDR4X满速读写的时候峰值电流可以到1.5A甚至更高具体取决于容量和频率。VDD1的电流相对小一些通常在几百毫安级别。VDDQ的电流则取决于数据线的翻转率在高速传输时峰值也能到几百毫安。选型的时候VDD2必须用Buck因为LDO的效率太低1.8V输入1.8V输出根本没法用LDO压差不够而且大电流下LDO的功耗和发热都不可接受。VDD1同样建议用Buck虽然电流小一些但用LDO从更高的电压降下来效率损失依然明显。VDDQ的情况比较特殊0.6V的输出电压用Buck是可以的但很多PMIC内部已经集成了专门为VDDQ设计的Buck通道效率可以做到90%以上。这里有一个实操中的经验如果你的PMIC没有集成VDDQ的Buck需要外挂一颗独立的Buck来产生0.6V选型时要注意Buck的反馈电压精度。0.6V的输出电压下如果反馈精度只有±3%实际输出电压可能在0.582V到0.618V之间波动这个偏差对于LPDDR4X的I/O接口来说已经比较大了。建议选择反馈精度在±1%以内的Buck芯片或者使用带有远端采样功能的方案。2.3 三路供电的噪声敏感度对比从噪声敏感度来看VDD1最敏感VDD2次之VDDQ相对最不敏感但要求最特殊。VDD1上的噪声会直接影响内部逻辑的判决电平如果噪声超过一定幅度可能导致命令解码错误或者时序控制紊乱。VDD2上的噪声主要影响存储阵列的读写裕量噪声大了会导致误码率上升。VDDQ上的噪声则直接调制到输出信号上影响眼图质量。在PCB设计上这三路电源的滤波策略要区别对待。VDD1的滤波电容要尽量靠近芯片的电源引脚而且要用小容值的高频电容比如0.1uF和0.01uF来滤除高频噪声。VDD2的滤波电容可以稍微远一点但容值要够大保证在电流突变时能及时补充电荷。VDDQ的滤波电容则要兼顾高频和低频因为I/O接口的电流变化频率范围很宽。3. 上电时序为什么不能随便来3.1 上电时序的底层逻辑LPDDR4X的上电时序不是随便定的它背后有明确的物理原因。JEDEC标准里规定了VDD1、VDD2、VDDQ以及VDDQ和VDD1/VDD2之间的上电顺序要求。核心原则是先给核心逻辑供电再给I/O供电。具体来说VDD1和VDD2要先上电然后才是VDDQ。这个顺序不能反如果VDDQ先上电而VDD1/VDD2还没建立芯片内部的I/O接口会处于不确定状态可能产生漏电流甚至闩锁效应。更细一点说VDD1和VDD2之间的上电顺序也有讲究。标准里通常建议VDD2先于VDD1上电或者两者同时上电。这是因为VDD2供给的存储阵列外围电路需要在VDD1的逻辑电路之前建立稳定的偏置否则逻辑电路可能在阵列未就绪的情况下发出错误的控制信号。实际项目中如果PMIC支持多路输出的时序控制可以把VDD2和VDD1设置成同时上电或者VDD2略早于VDD1。VDDQ的上电时间点通常要求在VDD1/VDD2建立之后的某个时间窗口内。这个窗口不能太短也不能太长。太短了VDD1/VDD2还没稳定VDDQ就上来了I/O接口可能误动作太长了芯片内部可能进入某种低功耗状态再给VDDQ上电时需要额外的唤醒序列。一般建议VDDQ在VDD1/VDD2稳定后的1ms到10ms之间上电。3.2 掉电时序的反向要求上电时序重要掉电时序同样不能忽视。掉电的顺序和上电正好相反VDDQ要先掉电然后才是VDD1和VDD2。如果VDD1/VDD2先掉电而VDDQ还在I/O接口的输入信号可能通过ESD二极管倒灌到VDD1/VDD2的电源平面上导致芯片内部出现异常电流路径。在实际的PMIC配置中掉电时序往往比上电时序更难控制因为掉电时负载的变化更剧烈电源的放电速度受负载和电容的影响很大。我的经验是在PMIC的配置中明确设置掉电顺序并且在VDDQ的输出端加一个放电电阻或者主动放电电路确保VDDQ能快速降到0.2V以下避免倒灌。3.3 时序异常的典型表现与排查时序不对导致的故障往往很有规律。如果VDDQ上电太早常见的表现是开机时DDR初始化失败读到的ID不对或者初始化能过但跑一会儿就死机。如果VDD1和VDD2的上电顺序反了可能表现为低温下开不了机因为低温下芯片内部的启动电路对偏置建立顺序更敏感。如果掉电时序不对典型表现是关机后再开机偶尔失败需要断电等几秒才能正常启动。排查时序问题最直接的方法是用示波器同时抓VDD1、VDD2、VDDQ三路电源的上电波形看它们的上升时间和到达稳定值的时间点。注意要用足够大的存储深度因为上电过程可能持续几十毫秒。另外探头要尽量靠近芯片的电源引脚避免在电源路径上引入额外的寄生参数影响测量结果。4. PCB布局布线中的供电设计实操4.1 电源平面的分割策略手机主板的面积非常紧张LPDDR4X的供电平面往往要和其它电路的电源平面共享层。这时候电源平面的分割就变得很关键。我的做法是VDD2的电源平面尽量完整不要被其它信号线割裂因为VDD2的电流最大平面上的压降和噪声都最明显。VDD1的平面可以适当小一些但必须保证从PMIC到DDR芯片的路径上没有被高噪声信号穿越。VDDQ的平面则要特别注意和信号线的隔离因为0.6V的摆幅对噪声非常敏感。如果PCB层数有限无法为每一路电源提供完整的平面可以考虑用铜皮走线的方式。但要注意铜皮走线的宽度要足够VDD2的走线宽度建议在40mil以上VDD1在20mil以上VDDQ在30mil以上。这些数值不是绝对的要根据实际电流和允许的压降来计算。一个简单的估算方法是1盎司铜厚下1A电流通过10mil宽的走线每英寸长度上的压降大约是5mV。你可以根据这个来反推需要的走线宽度。4.2 去耦电容的选型与摆放去耦电容的选型和摆放是LPDDR4X供电设计中最容易出问题的地方。很多工程师习惯性地在每个电源引脚旁边放一个0.1uF的电容就完事了但对于LPDDR4X来说这远远不够。VDD2的电流突变非常快需要大容值的电容来提供瞬态电荷同时需要小容值的电容来滤除高频噪声。我的典型配置是每个VDD2引脚旁边放一个0.1uF的0402电容然后在芯片的电源区域均匀分布几个1uF的0402或0201电容再在电源入口处放一个10uF以上的大电容。VDDQ的去耦电容要特别注意等效串联电感ESL。0.6V的电压下任何电感上的压降都会导致明显的电压波动。建议使用0201封装的电容因为0201的ESL比0402小很多。另外电容的摆放位置要尽量靠近芯片的电源和地引脚走线要短而粗最好直接用铜皮连接不要用细走线。VDD1的去耦电容可以稍微宽松一些但也要保证每个电源引脚都有就近的0.1uF电容。VDD1上的噪声主要是低频的所以大容值的电容比小容值的更重要。4.3 地平面的处理与回流路径地平面的处理往往被忽视但它对LPDDR4X的供电质量影响很大。DDR芯片的地引脚要尽量就近打过孔连接到地平面过孔的数量要足够每个地引脚至少一个过孔大电流的地引脚要两个以上。过孔要尽量靠近引脚减少引线电感。回流路径的设计也很关键。VDDQ的电流从电源平面流出经过芯片然后通过地平面回流到电源的接地端。这个回流路径要尽量短避免和其它的高噪声电路共享回流路径。如果VDDQ的地回流和摄像头的地回流共享一段路径摄像头的噪声就会耦合到VDDQ上导致DDR误码。5. 实测中遇到的几个典型问题与解决思路5.1 VDDQ纹波超标导致的眼图闭合有一次项目DDR跑1600MHz的时候眼图张不开误码率很高。用示波器测VDDQ的纹波发现峰峰值到了30mV而规格要求是20mV以内。查了半天最后发现是VDDQ的Buck开关频率和DDR的工作频率产生了拍频。Buck的开关频率是2MHzDDR的时钟是800MHz两者本身没有直接关系但Buck的开关噪声通过电源平面耦合到了VDDQ上而VDDQ的去耦电容在2MHz附近的阻抗不够低导致噪声没有被有效滤除。解决办法是在VDDQ的输出端增加一个LC滤波器截止频率设置在Buck开关频率的十分之一左右。同时把Buck的开关频率调到和DDR时钟没有谐波关系的频点上。调整之后VDDQ的纹波降到了12mV眼图明显改善。5.2 VDD1和VDD2共用电源导致的低温启动失败另一个项目为了省成本把VDD1和VDD2用同一颗Buck供电中间用磁珠隔离。常温下测试一切正常但低温零下20度的时候开机成功率只有70%。用示波器抓上电波形发现低温下VDD2的上升时间变慢了因为低温下Buck的启动电路响应变慢。而VDD1和VDD2共用电源VDD2上升慢导致VDD1也跟着慢芯片内部的启动序列被打乱。后来改成两颗独立的Buck分别给VDD1和VDD2供电低温启动问题就解决了。这个案例说明VDD1和VDD2虽然电压相同但在时序要求严格的应用中分开供电是更稳妥的选择。5.3 去耦电容摆放不当引起的辐射超标EMC测试的时候发现DDR相关的频点辐射超标。排查后发现VDDQ的去耦电容离芯片太远导致电源平面上的高频电流回路面积过大形成了有效的辐射天线。把电容移到芯片背面并且增加地过孔的数量之后辐射下降了6dB。这个经验告诉我去耦电容的摆放位置比容值更重要。一个摆放得当的0.1uF电容效果可能比摆放不当的1uF电容更好。6. 写给正在做LPDDR4X供电设计的你LPDDR4X的供电设计没有太多高深的理论但细节非常多。VDD1、VDD2、VDDQ三路供电各有各的脾气上电时序有明确的先后要求PCB布局布线有具体的规则要遵守。我的建议是在原理图设计阶段就把电源方案定清楚不要等到PCB布局的时候再临时调整在布局阶段就把去耦电容的位置规划好不要等到布线的时候再见缝插针在调试阶段一定要用示波器实测三路电源的上电波形和纹波不要凭经验判断。还有一个容易被忽视的点LPDDR4X的供电设计要和DDR的初始化配置配合。不同的平台DDR控制器的上电时序要求可能略有差异有的平台要求VDDQ在VDD1/VDD2之后5ms内上电有的平台则允许更宽的窗口。在设计之前一定要仔细阅读所用平台的硬件设计指南把时序要求搞清楚。最后分享一个我常用的检查清单上电时序对不对、去耦电容够不够近、电源平面完不完整、地回流路径短不短、VDDQ的纹波有没有超标。这五个问题如果都能回答是那你的LPDDR4X供电设计基本就稳了。