做阵列接收机的朋友应该都有体会宽带和强干扰这两个词放在一起射频前端的设计难度是指数级上升的。传统上我们习惯让低噪声放大器LNA打头阵先给后级提供足够增益再交给混频器下变频。这个架构本身没什么问题但在宽带阵列场景里有一个天然短板——如果阵面附近存在强干扰信号LNA会一视同仁地把有用信号和干扰一起放大后级很容易被打到压缩甚至饱和。Mixer-First接收机混频器优先接收机恰恰把这条链路倒了过来无源混频器当第一级LNA和基带放大器统统放到变频之后。最初听到这个思路时我也觉得反直觉没有LNA打头灵敏度怎么办后来把原理、仿真和实测数据一起捋了一遍才发现这种架构在宽带、抗阻塞、可重构这几个维度上确实有独到之处。这篇内容我尽量把Mixer-First接收机从原理到阵列落地的关键问题讲透适合正在做射频前端、相控阵或软件无线电的工程师参考。1. 为什么传统接收机的“先放大后变频”在宽带阵列里会碰壁1.1 LNA打头阵的经典逻辑到底在优化什么任何通信接收机都绕不开灵敏度公式(P_{sens} -174dBm/Hz NF 10logBW SNR_{min})。从公式看影响灵敏度的三个因素里噪声系数NF是电路设计者最可控的。而Friis级联公式又告诉我们第一级的增益和噪声系数对整条链路的NF贡献最大第一级噪声系数越低、增益越高后面各级的噪声贡献就越被稀释。这就是为什么几十年来LNA-first架构一直是主流。在窄带接收机里LNA放到最前面几乎是唯一正确答案前置射频滤波器先把带外干扰过滤掉大部分LNA再用低噪声、高增益把有用信号抬起来混频器在后面对整体NF的影响就很小了。这个逻辑成立的前提是“信号在进入LNA之前已经被净化得差不多”。窄带系统的滤波器可以做到很窄、矩形系数很好带外干扰很难进来即便有漏进来的干扰只要幅度离LNA的P1dB还有足够余量系统仍然能正常工作。问题是宽带阵列的电磁环境远比这复杂得多。一个指标良好的宽带接收机面对的往往不是单一窄带信号而是几十个不同频段、不同功率等级的发射源同时存在。有用信号可能只有-100dBm旁边却站着一个-20dBm的阻塞器。这个80dB的动态范围差距在LNA-first架构里几乎是无解的——LNA先放大强干扰也被放大后面的混频器、AGC、ADC全都在为这个不该被放大的干扰付出动态范围代价。1.2 宽带阵列里“射频预选滤波器”为什么不好使有人会说那在LNA前面加一个可调滤波器把干扰滤掉不就行了理论上可以工程上非常难。窄带阵面可以在每一路前端塞一个固定声表滤波器但宽带阵列要求接收机能覆盖多个倍频程甚至要求瞬时带宽几十上百兆赫兹以上前端滤波器就需要跟着工作频率可调。可调射频滤波器的插入损耗、矩形系数、调谐速度和批次一致性往往顾此失彼而且体积大、成本高。阵列一多每一路都放可调滤波器PCB布板和结构设计立刻变成灾难。更要命的是多通道一致性问题。相控阵波束形成依赖通道间严格的幅度相位一致性而可调滤波器的幅频特性和相频特性会随调谐电压、温度、频率变化产生明显偏差。想要靠校准把这种偏差修回来代价非常大因为滤波器在每个频点的相位斜率都不一样需要做大量高密度校准点。Mixer-First的另一个隐含红利就在这里它把频率选择性从射频端“挪”到了基带基带滤波器是可以用片上RC、OTA-C精确综合的通道一致性天然比一堆分立可调滤波器好得多。1.3 无源混频器顶到最前面到底改变了什么Mixer-First的思路可以这样理解不要指望在第一级把信号“干净地放大”而是先把频段搬到一个更容易做滤波和处理的位置再做增益和滤波。无源混频器虽然不提供增益但它是一个频率变换器件只有落在本振频率附近一定带宽内的信号才会被搬到基带远离本振的信号即使幅度很大也不会在变频后占据基带有效带宽后续靠基带滤波器就能把它们处理掉。换句话说传统架构是“先放大后筛选”Mixer-First是“先筛选后放大”。这两个顺序的差别在强干扰环境下是决定性的。强干扰在没有任何增益的情况下穿过无源混频器不会被放大到压缩后级混频器本身是开关器件没有静态工作点也就不存在传统LNA那种“偏置点被强信号拉偏”的问题。当然代价也立刻浮现第一级没有增益后级噪声没有被压制整机NF会比LNA-first高一些。这个代价在阵列场景里是否值得需要结合链路预算、波束形成增益、干扰环境综合判断后面第四章会细算这笔账。2. 25%占空比无源混频器Mixer-First的开关级核心2.1 为什么核心器件必须是无源开关Mixer-First里最关键的器件不是运放而是那个顶在最前面的无源混频器。所谓无源指的是混频器本身不消耗直流电流、不提供电压增益可以理解成一组由本振信号驱动的“高速开关”。它的线性度上限取决于开关导通电阻、寄生电容和本振驱动摆幅而不是像有源混频器那样受限于晶体管跨导和偏置电流。有源混频器比如吉尔伯特单元要做高线性度必须付出很大功耗和偏置电流而且输入信号稍大就进入非线性区无源开关管只要栅极驱动足够强开关就像一个近似理想的电阻通过它的电流可以很大直到电阻上的压降过大之前都不会明显压缩。在实际CMOS实现里这个开关通常用NMOS管实现本振信号驱动栅极射频信号从源漏穿过。开关管的导通电阻(R_{ON})要尽量小否则会引入热噪声、增加转换损耗还会拉高射频端输入阻抗。但一味加大晶体管尺寸会把寄生电容同时做大本振馈通和射频端口到基带的耦合都会变差。经典设计里会在(R_{ON})、寄生电容、本振功率三者之间反复折中一个参考量级是5到20欧姆的(R_{ON})这在混频器设计中是一个比较常见的起点。2.2 25%占空比和四相时钟的真正意义如果只用50%占空比的单端本振驱动一个开关那么在正半周导通、负半周关断变频后信号的能量只有一半被利用噪声折叠还非常严重。Mixer-First里几乎都采用25%占空比而且不是单纯把导通时间缩短而是用0°、90°、180°、270°四路本振信号去驱动四个开关管形成四相旋转开关结构。任一瞬间只有一路开关导通射频信号被轮流接到I、I-、Q、Q-四个基带端口天然就完成了正交下变频加采样保持。25%占空比有三个实打实的好处。第一噪声折叠更少每个开关只在四分之一周期导通从射频端看进去的宽带噪声不会像50%占空比那样被整段整段地折叠到基带。第二从傅里叶角度看25%占空比开关波形在3次、5次谐波处的混频响应相对50%占空比会有约0.707倍即3dB的压低这对抑制本振谐波混频有直接帮助。第三四相输出直接给出I/Q基带信号镜频抑制、数字波束形成都方便很多。为了生成四路25%占空比本振信号芯片里一般会用两倍本振频率的时钟源加分频器或者用移位寄存器产生不交叠四相时钟这也意味着本振网络的功耗和复杂度比传统两相本振要高阵列设计时要单独核算这笔账。对比项50%占空比双平衡混频器25%占空比四相混频器导通时序两个开关交替导通四个开关循环导通基带输出差分I或差分Q需两组结构同时产生I、I-、Q、Q-3/5次谐波混频响应基准相对压缩约0.71倍噪声折叠较强显著改善本振产生复杂度较低需要四相时钟和分频网络2.3 阻抗搬移混频器如何把基带阻抗“映射”到射频端口理解Mixer-First的匹配方式绕不开阻抗搬移这个概念。这里可以把无源混频器想象成一个旋转开关它在以本振频率为周期不断把射频端口连接到基带的某个电容或电阻上。从射频端口看进去基带阻抗不是直接看到的而是以本振频率为参考被“折叠”回来的一个副本。举个例子若基带端口的阻抗在频谱上是(Z_{BB}(\Delta\omega))那么射频端口在(f_{LO}\Delta f)频率处看到的阻抗会近似是(Z_{BB}(\Delta\omega))乘上一个比例系数再加上开关导通电阻(R_{ON})。以50%占空比双平衡混频器为例常用的工程估算式是(Z_{in} \approx R_{ON} \frac{2}{\pi^2} \cdot Z_{BB})这里的(2/\pi^2 \approx 0.203)。25%占空比四相结构的系数会有差异但量级和设计思路完全一致。这个公式最重要的启示是想匹配50欧姆不需要在射频端口摆LC网络只需要把基带阻抗设计成合适的值然后依靠混频器的周期性导通“搬”到射频端。宽带阵列最头疼的频率相关匹配问题就这样被转化成了基带RC网络的综合问题。3. 基带TIA与阻抗搬移把匹配网络做进芯片而不是PCB3.1 TIA是混频器之后第一个有源器件它的输入阻抗决定很多事无源混频器输出的是电流不是电压所以混频器后面必须接跨阻放大器TIA把电流转换成电压并提供增益。TIA在这里承担了三重角色一是给混频器输出端提供接近虚地的低阻抗节点让基带电流可以顺畅流入二是拉开电压增益把信号抬到适合后续滤波器和ADC处理的程度三是通过设计反馈阻抗(Z_{FB})间接控制射频端口的输入匹配特性。TIA的运放选择非常关键。因为混频器输出的基带信号频率不高通常几十MHz以内但动态范围要求很高运放需要有足够的压摆率和输出摆幅同时输入等效噪声电压和噪声电流要低。很多设计会使用两级结构第一级用跨阻放大器做电流转电压第二级用可编程增益放大器PGA做增益调整两级之间插入滤波网络。这里容易踩的坑是TIA的带宽如果运放带宽不够高频基带信号增益下垂会直接限制整个接收机的瞬时带宽如果带宽太高又会把混频器带来的高频噪声和杂散一并放大白白消耗动态范围。3.2 如何用基带RC在射频端口“捏”出一个50欧姆来直接把匹配网络做在基带靠的不是玄学是阻抗搬移公式的逆向设计。举个例子假设要求射频端口在中心频率处匹配到50欧姆开关导通电阻(R_{ON}10\Omega)按照上面50%占空比的公式基带阻抗对应的电阻值大约是(Z_{BB} \approx \frac{Z_{target} - R_{ON}}{0.203} \frac{50 - 10}{0.203} \approx 197\Omega)也就是说把TIA反馈网络的电阻设计到约200欧姆射频端口就能看到约50欧姆的输入阻抗。基带反馈网络通常不是一个纯电阻而是电阻和电容并联。电阻决定射频端匹配的中心值电容决定这个匹配的带宽以及基带滤波器的截止频率。基带电容越大射频端等效匹配带宽越窄同时带外干扰被抑制得越狠基带电容越小匹配带宽越宽但带外抵抗能力下降。这个RC乘积本质就是在带宽和选择性之间做权衡。射频端的匹配阻抗还会随频率变化这是基带RC低通特性搬移后的必然结果。离本振频率越远射频端看到的基带阻抗越小输入反射也就越大。好在阵列接收机通常只需保证瞬时带宽内的匹配带外失配反而是一种天然保护能减少带外干扰进入接收链路的能量。这也是把匹配网络放进基带的一个重要隐性好处你不再需要像传统射频前端那样在整个工作频段内维持50欧姆只需要在你真正接收信号的带宽内做好匹配。3.3 可编程阻抗整形和通道一致性红利基带RC做的另一个巨大优势是可以编程。传统射频滤波器的中心频率、带宽、Q值一旦硬件确定就很难改而基带网络可以通过开关切换不同阻容值在芯片运行过程中动态改变中心频率、匹配带宽和滤波形状。这使得一个Mixer-First信道可以覆盖极宽频率范围并在任意频段上获得接近最优的匹配和抗干扰能力。对软件定义无线电来说这意味着“一套硬件在线重构”。4G/5G多频段、多制式共存或者需要动态频谱感知的认知无线电系统对这种能力的价值非常认可。通道间一致性也在这里体现。分立射频滤波器每个器件的容差、温度漂移、装配应力都不一样导致多通道幅相偏差很难收敛而Mixer-First把所有频率选择网络做进同一颗芯片片上电阻电容虽然仍有工艺偏差但失配规律往往是共模的通过片内校准或者参考通道就可以大幅修正。实际阵列标校的时候这种一致性的红利能省掉大量时间和人力。4. NF、IIP3和阻塞性能Mixer-First真实性能画像4.1 灵敏度没那么惨把噪声账算清楚很多第一次接触Mixer-First的工程师第一反应都是第一级没有增益NF一定很差吧。真算下来结论没有想象中那么悲观。先看噪声来源一是开关管导通电阻的热噪声这部分噪声在变频过程中会直接落在基带二是TIA的输入等效噪声因为混频器有转换损耗TIA噪声会以“混频器损耗1”的倍率折算到输入端三是本振相位噪声通过混频过程转换成幅度噪声的一部分。整体NF通常落在5到10dB之间比LNA-first系统高3到5dB并不罕见。灵敏度差距在阵列里可以被多个因素补回来。最直接的是波束形成增益相控阵对期望信号做同相合成N个通道可以获得10logN的阵列增益。一个32通道阵面就有15dB阵列增益完全可以把NF的损失补回来还绰绰有余。另外很多宽带阵列应用的链路预算根本不追求极限灵敏度比如近程雷达、频谱监测、分布式监视这类场景真正的问题是“在强干扰旁边能不能保住小信号”而不是“把噪声电平压低到极限”。算链路预算时要先想清楚应用到底缺什么切忌只看NF一个指标。4.2 IIP3和阻塞表现真正的吃饭本领Mixer-First最亮眼的指标其实是线性度。因为没有前置增益到达混频器的信号幅度在进入开关之前都还没被放大开关管的线性度又天然很高所以整机IIP3可以做得很高。公开发表的CMOS混合优先接收机样片里IIP3做到20dBm甚至25dBm并不罕见对比一些传统LNA-first接收机在5dBm上下已经很紧张这中间差了接近两个数量级的线性度余量。阻塞表现同样如此。给系统输入端加一个-20dBm甚至0dBm的带外阻塞信号Mixer-First接收机在阻塞存在的情况下对-90dBm级有用信号的解调能力往往比LNA-first架构好很多。核心原因很简单LNA-first里那个0dBm阻塞信号会被LNA放大到后级饱和LNA的三阶交调产物还可能直接落在有用信号带内Mixer-First里阻塞信号穿过无源开关时没有增益同时如果它落在基带滤波带宽之外TIA和滤波器就可以把它清掉。当然如果是落在带内的强信号Mixer-First也一样会被压缩任何架构都无法违背物理规律。4.3 谐波混频和镜像问题是必须付出的代价Mixer-First的高线性度不是白来的代价之一是谐波混频和镜像信号处理更棘手。无源混频器的开关波形包含丰富的谐波成分本振的3次、5次谐波同样会参与混频。假设本振1GHz中频100MHz那么1.1GHz是有用信号但3.1GHz和5.1GHz附近的强干扰同样会被混频到100MHz附近落到基带里。镜像频率这边同样要小心因为是正交混频器理论上镜像抑制由I/Q幅度和相位平衡决定实际能做到30~40dB已经很不错仍然会残余一部分镜频干扰。应对谐波混频业界已经有比较成熟的思路一种是用谐波抑制混频器在多个本振相位下分别取样再在基带按权重叠加从原理上抵消3次、5次谐波响应另一种是保留一定的射频预滤波不强求全频段无死角而是在个别敏感频段加保护。阵列系统里还可以利用通道间信号的相位关系在数字域进一步做空域滤波来抑制特定方向的谐波干扰。设计时不要天真地指望一颗纯Mixer-First芯片解决所有问题它只是把难度从射频搬到了基带和数字域整体架构设计反而更考验功力。4.4 什么时候选Mixer-First什么时候该绕开从我自己的评估经验看Mixer-First和LNA-first并不是替用关系而是各有明确适用面。用一张简表总结如下场景特征推荐架构原因高灵敏度、低干扰、窄带固定频段LNA-FirstNF低灵敏度最高宽带监测、频谱感知、强干扰环境Mixer-First高线性度、抗阻塞、频率灵活相控阵波束成形具备阵列增益Mixer-First用阵列增益换NF抗干扰收益更大极低功耗、短距无线连接LNA-First或超低功耗特化Mixer-First的TIA和LO网络功耗占比偏高多频段软件无线电Mixer-First可编程基带阻抗和滤波器重构能力强如果在做阵列且干扰环境复杂我通常会优先评估Mixer-First如果做的是单站高灵敏接收链路老老实实用LNA-First更稳妥。5. 从单通道到阵列本振分配、隔离、功耗和校准5.1 多通道本振分配是阵列混频器实现的“隐形大坑”单通道Mixer-First的指标再漂亮放到阵列里都会遇到一个现实问题每个通道都需要高品质的25%占空比四相本振。阵列规模一上来本振分配网络的布线、缓冲、相位同步都会变成系统级难点。本振信号是周期性大摆幅信号稍有不慎就会耦合到信号通道里恶化接收机灵敏度和杂散抑制。设计阵列时本振产生与分配要尽早和射频前端一起规划而不是等射频通道设计完再“搭”一个本振网络。本振相噪对接收链路的影响也常被低估。混频器会把本振相位噪声直接转移到接收信号上如果本振偏离理想值阵列的波束形成在带内就会出现额外的相位误差。对本振分配网络来说除了控制噪声更关键的是保证各通道本振的确定性相位关系。多通道之间哪怕只有几皮秒的延迟失配在低频段可能无所谓到5GHz以上就会体现为明显的波束指向偏差。实践中常用树形分配加逐级缓冲、在通道内做可编程延迟补偿甚至用光分配网络把本振分发到各个子阵。5.2 通道间隔离和基带串扰要一起算阵列天线之间、通道之间的耦合是Mixer-First系统里容易翻车的地方。无源混频器的射频端口、本振端口、基带端口之间的隔离度有限尤其频率升高后开关管的寄生电容会把本振信号馈通到射频端口再通过天线辐射出去形成带外辐射杂散。基带这边也有风险多个通道共同使用同一块衬底和电源网络TIA输出的大信号可能通过衬底耦合或电源调制干扰相邻通道这种干扰在阵列数字波束形成中很难用空域滤波消除。要压低这些耦合版图层面一是做足隔离环二是在本振线外面加屏蔽地三是把不同通道的基带走线拉开并做差分。系统层面则要警惕通道间的“假信号”——如果两个通道的本振或基带电路串扰足够大数字域可能会看到一个并不存在的来波方向。阵列越大这种相关性干扰越危险因为它不会像随机噪声那样被波束形成平均掉。5.3 功耗预算不只算混频器要算“本振基带”的总账很多宣传材料喜欢强调无源混频器零功耗但工程上这句话容易误导。Mixer-First整机的功耗大头其实在后级TIA、基带滤波、本振分频与缓冲器上。四相25%占空比本振生成网络里分频器、多相时钟发生器和本振缓冲器在高频下消耗的电流很可观基带TIA为了保证带宽和线性度偏置电流也压不下来。拿一个0.1到1.2GHz的CMOS样片来说含本振分频和基带放大整机功耗做到十几毫瓦量级是非常正常的水平。如果按64通道阵列算射频前端部分就是接近1瓦的功耗热设计压力立刻显现。好在阵列系统通常不是全通道全时刻满负荷工作。可以按业务需求做通道级关断空闲通道把本振、TIA全部断电只保留参考时钟这样能大幅降低平均功耗。另一个方向是在硅工艺选型时做取舍28nm以下工艺对数字逻辑友好但模拟基带的电压裕度和线性度反而不如老工艺对于Mixer-First这种模拟味很重的架构盲目追求先进工艺未必合算。5.4 阵列校准和可测试性设计必须一开始就留好Mixer-First通道的一致性问题从传统的“外部分立器件不一致”变成了“片内RC失配和本振幅相偏差不一致”。好消息是这类失配有一定的共模性和温度可预测性校准算法可以做得相对简单坏消息是如果没有在硬件设计时预留校准通路芯片封完后再想补就来不及了。建议在每个通道内部设计一组可注入的校准信号源能够在对端口无外部激励的情况下完成幅度和相位校准基带PGA和本振可编程延迟也必须支持数字控制。测试方面更要提前规划。Mixer-First接收机射频端是宽带50欧匹配基带输出是I/Q差分信号板级测试需要宽带巴伦、正交功分器和高速示波器阵列级联调时需要多通道同步采集校准数据要能自动回流到波束形成器。这些活儿放在架构设计阶段不觉得多等到整机联调再补往往会推倒重来一大片。6. 我把Mixer-First信道从仿真做到实测的几点经验6.1 仿真别只盯S11要重点看周期性扫描结果第一次仿真Mixer-First通道时我习惯性地按传统射频前端的流程先扫S11和S21结果完全摸不着头脑——混频器是一个大信号周期时变器件普通S参数仿真根本没法描述它的变频行为。正确做法是用SpectreRF或等效工具的周期性分析先跑PSS让本振大信号收敛到稳态再做PAC或Pnoise来提取变频增益、噪声系数和阻抗特性。仿真时特别要注意PSS的谐波数设置至少要覆盖本振的5次谐波以上否则谐波混频和噪声折叠的仿真结果会严重失真。我踩过的另一个坑是本振驱动波形。Mixer-First对开关管的上升沿、下降沿非常敏感仿真时本振源如果给的是理想矩形波结果会偏乐观真实的本振缓冲器输出有有限摆率和摆幅开关导通电阻也是随栅压变化的。最好一开始就把本振缓冲器模型包含进PSS仿真的激励里哪怕只是RC近似的驱动链也比理想脉冲源可靠得多。6.2 版图布局的对称性是线性度的“隐藏胜负手”Mixer-First通道的性能上限在原理图阶段看着还行一画版图就容易掉链子。核心开关管阵列务必保证完全对称四个本振方向的走线长度、过孔数量、寄生电容都要尽量一致如果I/Q通路走线差了几十飞法的寄生电容镜像抑制比马上掉下来IIP3也会跟着恶化。本振和基带这两个域尽可能地分开走本振大信号区和基带小信号区之间用隔离地环包围避免本振信号通过衬底馈通到TIA输入。另一个细节是TIA反馈网络的布局。反馈电阻和电容要贴近运放输入引脚反馈路径上的寄生电容最小化否则会在基带频率响应的某个高频点上形成一个额外的极点或零点导致瞬时带宽内的平坦度变差。阵列芯片里如果同时放了多个通道通道之间一定要保持足够的物理间距和隔离结构电源网络要加去耦电容网络避免通道间通过电源分配网络串扰。6.3 测试夹具最容易测出“漂亮但错误”数据的三个地方实验室测Mixer-First样片最常见的三个坑一是射频输入端口到片上焊盘的连线引入额外寄生电感在匹配网络本来已经调到50欧姆的情况下一上测试板和示波器看到的S11完全不是那么回事二是本振信号线的接地回流没有做好本振泄漏会以共模方式进入基带差分端测出的杂散分量异常高三是用单端测试仪器测I/Q差分输出时巴伦不平衡导致镜像抑制比被低估。我后来养成了一个习惯——上电测试前先用矢量网络分析仪把测试夹具本身校准到参考面单独测一遍夹具损耗和平衡度排除工装误差后再测芯片指标。阻塞测试尤其要小心外部信号源的非线性。给Mixer-First芯片注入0dBm级别的带外阻塞时如果信号源本身谐波失真或者测试线缆连接器接触不良产生无源互调测出来的阻塞恶化可能根本不是芯片的问题。建议阻塞测试前先在线路里加低通滤波器确保送到芯片端口的干扰是“干净的”单音再评估芯片的真实抗阻塞能力。6.4 一组可以当参考的性能指标不同工艺、频段和功耗目标下的Mixer-First性能差异很大但为了让刚入手的同学有个判断基准我整理了文献中一类典型0.1到1.2GHz CMOS样片的量级数据作为参考指标典型参考范围说明工作频率0.1 ~ 1.2 GHz可扩展到更高频但寄生效应需仔细处理噪声系数5 ~ 8 dB具体看开关管尺寸和TIA噪声优化输入IIP320 ~ 25 dBm明显高于传统LNA-first前端输入匹配S11 -10 dB靠基带阻抗整形实现基带带宽5 ~ 50 MHz由TIA反馈RC决定可编程整机功耗5 ~ 15 mW含本振分频和TIA随频率上升而增加转换增益20 ~ 30 dB主要由TIA跨阻和后续PGA提供这组数据不是用来直接抄作业的更建议把它当成一个“目标是否合理”的参照。如果你的设计在相同频段下NF比这个范围高很多多半是开关管尺寸和TIA噪声优化出了问题如果IIP3达不到这个量级先回头查一下本振摆幅和版图对称性。结合我自己的实测感受Mixer-First真正让人适应的不是某个单一指标而是整套设计思路的转变——它逼着你把以前放在射频板上的问题挪到芯片基带、放到系统算法里一起考虑。刚开始会觉得束手束脚等把基带阻抗整形、谐波抑制、阵列校准这一串问题串起来之后回头看传统前端那些又大又贵的可调滤波器会有一种“这套东西终于可以软件定义了”的踏实感。如果你正在做宽带阵列接收前端Mixer-First值得你花一两个项目周期认真验证一次。