半桥LLC谐振变换器这几年在电源圈里热度一直很高尤其是做通信电源、服务器电源、充电桩模块和LED驱动电源的工程师几乎绕不开这个拓扑。LTspice作为一款免费的SPICE仿真工具用来验证LLC的参数设计和控制逻辑称得上是最低成本的入门路径。这篇文章我会从原理拆解到建模实操完整走一遍半桥LLC谐振变换器的仿真流程同时把模型文件的使用方法一并说明希望能给正在学习或者正在做相关项目的朋友一些参考。1. LLC谐振变换器核心原理与设计前置条件1.1 为什么LLC拓扑在电源设计中如此受欢迎LLC谐振变换器本质上是谐振变换器家族中的一种它利用谐振腔谐振电感Lr、谐振电容Cr、励磁电感Lm的谐振特性让开关管实现软开关从而大幅降低开关损耗。半桥LLC是LLC家族中最经典的结构之一适用于中功率场景比如100W到1000W这个区间段在成本和性能之间能取得不错的平衡。LLC最大的优势有两个一是原边开关管能实现ZVS零电压导通二是副边整流二极管能实现ZCS零电流关断这就让整个变换器的工作频率可以做得比较高磁性元件的体积和重量随之下降。传统的PWM变换器在这个频率下开关损耗已经很难接受了但LLC可以靠谐振波形把开关管两端的电压在导通前先谐振到零这就是软开关的含义。另一个优势是效率曲线比较平坦即使在宽范围输入电压下也能做到全负载范围内效率较高。加上LLC本身是调频控制不需要复杂的PWM占空比调节控制环路相对简单。这也是为什么它在中大功率的隔离电源里几乎是统治级的存在。1.2 半桥LLC的电路结构与工作模态半桥LLC电路拓扑可以拆成几个关键部分来看原边两个开关管通常为MOSFET构成半桥结构连接在输入母线正负之间中间节点接谐振电容Cr的一端。谐振腔Cr、谐振电感Lr有时会利用变压器漏感实现、励磁电感Lm串联组成。变压器原边励磁电感参与谐振副边通过变压器耦合到整流电路。副边全波整流或全桥整流配合输出电容Cout构成DC输出。这里要特别理解谐振腔的两个谐振频率一是Lr和Cr的串联谐振频率fr1在这个频率点附近电压增益最大效率也最高二是Lr、Cr与Lm共同作用的谐振频率fr2这个频率比fr1低通常是在轻载或者空载时才会进去的模态。LLC的工作状态根据开关频率fs与谐振频率fr1的关系分成三类fs fr1这是最佳工作点谐振电流在半个周期内刚好完成一次完整谐振原边ZVS和副边ZCS同时实现。fs fr1工作频率高于谐振频率谐振电流会先于开关周期结束副边整流管存在反向恢复问题效率略降。fs fr1工作频率低于谐振频率谐振腔进入增益提升区输出电压能做得比变压器匝比决定的电压更高适合宽范围输入。理解这三个区域是后面做仿真参数设计的基础因为仿真过程中观察到的电流波形、电压波形以及开关管能否实现软开关都和频率所处区域直接相关。1.3 FHA基波近似法把非线性电路变成线性分析在做LLC参数设计时如果直接对时域波形做数值分析计算量很大也很难提炼出设计规律。工程上最常用的方法是FHA也就是基波近似法。FHA的核心思想是由于谐振腔对高次谐波呈现低阻抗电路里真正传递能量的主要是开关频率的基波分量所以我们可以忽略高次谐波把方波激励等效为基波正弦量。经过这种近似处理LLC变换器可以简化为一个线性交流等效电路用常规的交流分析手段来推增益公式。这个方法的实用价值在于它给出了一个非常直观的增益表达式让设计者可以在参数设计初期就能判断某个Lm/Lr比值下系统大概能获得多少增益范围从而决定匝比和谐振参数。虽然FHA在极端工况下会有一定误差但在常规工作区间的预测精度是足够的这也是业界广泛使用它的原因。1.4 仿真需要提前确定的规格参数在打开LTspice画原理图之前第一步是把设计规格定死。没有明确的规格参数仿真就是无源之水。以一个典型的300W半桥LLC为例我建议按这样一组参数来作为仿真输入输入电压范围400V DC典型PFC输出电压允许波动范围380V420V。输出电压24V DC。额定输出电流12.5A对应300W输出。谐振频率fr1100kHz这是一个经典的折中频率既不会太低导致磁性元件过大也不会太高导致驱动和Layout难度激增。这些参数确定后下一步就是据此计算谐振腔的关键参数Lr、Cr、Lm以及变压器匝比n。2. 参数计算与LTspice仿真前的准备2.1 变压器匝比与谐振参数的计算过程变压器匝比n取决于输出电压和输入母线电压的关系。考虑到副边整流二极管的压降Vd以及最低输入电压时还需要一定的增益余量匝比不能简单按380V直接算死。通常经验做法是取标称输入电压400V来计算一个基准匝比然后验证在整个输入电压范围内增益是否覆盖。副边采用全波整流占空比等效为1所以每个副边绕组承受的电压关系是n Vin_nom / (2 * (Vout Vd))。这里除2的原因是半桥结构加到变压器原边的方波幅值只有母线电压的一半。取Vd0.7V代入得n 400 / (2 * 24.7) ≈ 8.1。为了方便实际绕制取整数比81。原边谐振电感与励磁电感的设计就围绕增益曲线展开。K值定义为Lm/Lr这个比值直接影响增益曲线的陡峭程度和峰值增益高度。K值越小增益曲线的峰值越明显但是Lm变小意味着励磁电流变大关断损耗会增加K值太大则增益范围变窄轻载可能无法稳压。工程上常见的K值范围在3到10之间在这个设计里我取K6。谐振参数按频率关系推算Lr Q * R_ac / (2π * fr1) 这个式子中Q是品质因数R_ac是折算到原边的等效交流负载电阻。R_ac 8 * n² / π² * (Vout / Iout)在满载时R_ac 8 * 64 / 9.87 * 24/12.5 ≈ 99.6Ω。取Q0.4得到Lr 0.4 * 99.6 / (2π * 100000) ≈ 63.4μH取整为65μH。Cr 1 / (2π * fr1 * Lr * Q)代入数值得Cr ≈ 47nF。Lm K * Lr 390μH。这几个数值并不需要极其精确因为LLC本身的谐振参数在实际装配后还要靠调试修正。先确定大概量级是仿真建模的前提。2.2 LTspice工具选择和为什么值得用免费方案LTspice是ADI公司推出的免费SPICE仿真工具对电源工程师来说它有几个非常实用的点内置大量ADI和Linear Technology的器件模型尤其是功率MOSFET、驱动器和控制芯片模型直接可以用。瞬态仿真速度非常快而且收敛性在同类免费工具里算很出色的。支持参数扫描.step指令可以用来自动扫频率或负载观察增益曲线和动态响应。原理图编辑和波形查看集成度高不需要来回切换工具。相比于付费的SIMPLIS或者PSIMLTspice在学习成本上几乎为零社区资料也丰富。在搭建LLC仿真模型时我们需要的都只是基本元器件电压源、MOSFET、电感、电容、变压器用耦合电感替代、二极管、电阻。2.3 建立LTspice仿真工程的基本设置打开LTspice后新建一个原理图我需要提醒几个基础但关键的点仿真文件保存路径尽量不要有中文否则部分版本的LTspice可能会异常。元件库的搜索栏支持通配符比如搜irf就能把IR的MOS管都列出来。快捷键R是电阻C是电容L是电感D是二极管M是MOSFET这些最好记一下操作效率会高很多。在LLC仿真中变压器是一个特殊的元件LTspice本身没有直接的变压器符号需要用两个或三个电感通过K耦合语句来实现。K语句定义了电感之间的耦合系数理想变压器取K1但对LLC仿真来说K1意味着没有漏感而我们需要的谐振电感Lr需要单独外置。这个设计逻辑要提前想清楚别把Lm和Lr搞混。3. 在LTspice中搭建半桥LLC谐振变换器3.1 半桥功率级电路的完整搭建流程打开LTspice后我习惯按信号流向来放元件从左到右依次是输入源、半桥、谐振腔、变压器、整流、滤波和负载。第一步放置输入直流电压源V1正极接半桥的上管漏极和母线电容上半段负极接参考地。这里直接用理想直流源不需要考虑PFC前级。第二步放置两个NMOS管上管Q1的漏极接输入正极源极接半桥中点下管Q2的漏极接半桥中点源极接地。此时要注意给MOSFET加上体二极管——LTspice自带的MOSFET模型默认不包含体二极管而LLC死区时间里谐振电流要靠体二极管续流所以必须外接两个二极管D1和D2分别反并联在Q1和Q2两端。这是我第一次搭建LLC时踩过的坑不加体二极管仿真波形完全失真。第三步在半桥中点和地之间接谐振电容Cr然后串联Lr再接变压器原边的一端变压器原边另一端直接接地。励磁电感Lm是并联在变压器原边两端的在LTspice中可以用一个独立电感跨接在原边节点上实现。第四步变压器副边用两个绕组分别接两个整流二极管到输出电容正极次级绕组中心抽头接地。输出电容Cout两端并联负载电阻Rload。整体连完后用K语句将原边电感和两个副边电感耦合起来耦合系数设置为0.999左右。漏感已经在外部单独用Lr体现所以变压器模型本身可以视为理想耦合。3.2 变压器模型用耦合电感等效的实操方法在LTspice中实现变压器有几个细节值得展开把变压器原边等效为一个电感Lp副边等效为两个电感Ls1和Ls2。Lp的电感量就是励磁电感Lm也就是390μH。Ls1和Ls2的电感量为Lm / n²在这个设计中大约是6.1μH。K语句写法K1 Lp Ls1 Ls2 1直接在原理图里放一个K元件在属性栏里填耦合系数和参与耦合的电感名称。这里有一个容易混淆的点LLC电路里变压器原边两端并联的那个电感才是励磁电感Lm。这个Lm和Lr是串联关系共同参与谐振但是Lm并不像Lr那样直接串接在功率回路里。从等效电路上看Lm是并在变压器原边的Lr是串接在谐振腔里的。电感值差了好几倍接错位置仿真结果会完全不对。另外初次仿真建议优先用理想模型不要一上来就加各种寄生参数。把基本波形调对之后再逐步加入ESR、漏感、二极管反向恢复等细节这样排查问题会容易很多。3.3 控制信号与死区时间设置半桥LLC的开关管驱动信号是两路互补的方波频率相同占空比略小于50%中间必须插入死区时间。死区时间内两个管子都不导通谐振电流会流过体二极管为另一只管子的ZVS创造条件。在LTspice里我习惯用两个脉冲电压源来产生驱动信号。Vg1输出接Q1栅极Vg2接Q2栅极脉冲参数设置为Vg1初始电压0V脉冲电压12V延迟0上升时间10ns下降时间10ns脉宽4.9μs周期10μs对应100kHz。Vg2同样的参数但是延迟要比Vg1晚半个周期加上死区时间也就是5.1μs。这里脉宽4.9μs意味着占空比49%剩下的200ns就是死区时间。为了验证死区时间对ZVS的影响可以把死区时间从100ns到300ns做一个参数扫描观察开关管漏源电压波形在导通前是否已经降到零。我个人的建议是在仿真验证阶段先用理想驱动源把拓扑的特性摸透。等结构验证没问题了再换用实际的驱动芯片模型或加入控制环路这样能大幅减少调试时长。3.4 仿真命令与参数扫描设置LTspice的仿真设置通过SPICE指令实现。在原理图中放置一个.tran指令格式如下.tran 0 5m 0 10n这表示做5毫秒的瞬态仿真起始时间为0最大仿真步长10纳秒。最大步长这个参数很关键如果不设置LTspice可能会因为大步长而错过谐振电流的高频细节波形看起来会很难看。设为10ns在100kHz的仿真里已经足够精细。如果要做频率扫描用.step指令配合参数P格式为.step param P 80k 150k 5k然后在驱动源里把频率参数写成{P}这样LTspice会自动跑多个瞬态仿真每个点对应一个开关频率最终把所有波形叠加在同一个图中显示。用这种方法可以直接看出不同频率下的输出电压和谐振电流变化趋势。还有一点要提醒LLC电路的启动过程比较长如果从零开始仿真输入电容充电和谐振腔建立稳态可能需要好几个毫秒。在初始设计验证阶段可以用一个IC初始条件指令让输出电压电容预充电来加快收敛.ic V(out)24这样仿真器会从接近稳态的电压开始大幅节省预热时间。4. 仿真结果分析波形怎么看、问题怎么排查4.1 稳态波形的核心特征与判断方法仿真跑完之后重点要看几个波形谐振电感电流iLr的波形。在100kHz谐振频率工作点理想情况下是接近正弦的电流波形。半桥中点电压Vsw是一个在输入电压和0之间切换的方波切换边沿的斜率取决于死区时间和谐振电流方向。开关管Q1的Vds电压波形。ZVS的核心标志是在Q1导通信号到来之前Vds已经下降到接近0V。如果看到Vds在导通瞬间还有较高的电压说明ZVS没实现需要检查死区时间和谐振参数。输出电压Vout。在稳态时应该稳定在24V附近纹波大小取决于输出电容的容值和ESR。用LTspice内置的波形测量功能可以很方便地查看这些波形的平均值、峰峰值。右键波形窗口里的信号选择View里的FFT还能对谐振电流做频谱分析验证基波分量的主导地位。4.2 谐振频率扫描与增益曲线验证用.step指令跑完频率扫描后把不同频率下的输出电压放在同一个坐标里观察会看到一条类似钟形曲线的增益变化趋势。频率靠近谐振点时输出最高偏离谐振点越远输出电压越低。这条曲线和理论计算的FHA增益曲线是大致吻合的但仿真值通常会略低一些原因在于寄生电阻和半导体器件导通损耗的引入。如果你发现仿真增益和理论计算偏差超过10%多半是某个参数设置有问题比如匝比错误或者K值没对上。从应用角度看扫描结果还能帮你确认最小输入电压对应的最低开关频率。如果最低频率已经非常接近甚至低于fr2Lr和Cr串联后再与Lm并联的谐振频率说明系统已经进入了容性区域这个时候开关管可能会失去ZVS条件工作状态会变得很不理想。4.3 常见问题排查不收敛、波形畸变、ZVS失效在搭建和调试LLC仿真过程中有几个高频问题几乎每个人都会遇到仿真不收敛。这个在LTspice里通常表现为Time step too small错误。解决办法是检查电路里是否有悬空节点、元件参数是否数量级不对、电容电感初始条件是否冲突另外也可以试试把最大步长放宽一点或者在控制面板里把MOSFET的默认沟道长度调大以改善数值稳定性。谐振电流波形畸变。如果看到电流波形有明显的毛刺或非周期特征先检查死区时间设置是否合理其次看变压器耦合系数是否接近1。还有个常见原因是谐振参数和频率不匹配导致电路工作在非设计区间。输出电压无法达到目标值。先检查变压器匝比是否正确再看工作频率是否落在谐振点附近最后检查是否因为K值选得过大导致峰值增益不足。ZVS失效的两个典型原因死区时间太短谐振电流还没来得及把开关管输出电容的电荷抽走或者负载太轻励磁电流不足以在死区内完成换流。这个可以根据波形慢放逐步排查。我把这些常见问题整理成了一个速查表方便在实际调试时快速对照。故障现象可能原因排查方法仿真不收敛悬空节点、初始条件冲突、步长过小检查电路完整性加.ic指令放宽最大步长谐振电流毛刺明显死区时间不合理、耦合系数太低检查驱动脉宽确认K值在0.99以上输出电压偏低匝比错误、工作频率偏离谐振点回算匝比扫描频率找出最优工作点ZVS失效死区过短或负载过轻增大死区时间降低工作频率或增大励磁电流4.4 模型文件的使用方法与进一步扩展在博文配套的压缩包里我会放置以下文件LLC_HalfBridge.ascLTspice主原理图文件双击即可打开。LLC_model.lib包含所用的MOSFET、二极管等器件模型定义。LLC_driver_symbol.asy驱动源的符号文件方便在原理图中直接调用。简要说明文档记录参数计算过程和建议的调试顺序。拿到文件后建议的操作流程是这样先用LTspice打开.asc文件确认元件齐全后直接运行仿真观察波形是否符合稳态预期。然后在此基础上修改参数比如调整负载电阻看全负载范围的波形变化或者修改开关频率观察变换器从谐振点偏移后的表现。动手改参数时把同一行参数用{}括起来配合.step指令做扫描这比手动逐次改参数再跑仿真要高效太多。我在调试时几乎都会用这种方式一次扫描几十个点把增益曲线、损耗分布、软开关边界一次性摸清楚。更深度的扩展方向还包括把理想驱动源替换成电流模式控制芯片的模型加入反馈环路做闭环仿真也可以在次级整流二极管上并联RC吸收电路研究振铃抑制方案还可以进一步建立损耗模型估算各元器件的温升水平。5. 实操总结与避坑经验分享最后分享几个我在实际仿真和个人项目中积累的经验这些在普通教程里很难直接看到。第一个经验是关于仿真时间和精度的平衡。有人做瞬态仿真时喜欢把最大步长设置到1ns以下这在高频细节上确实更精确但100kHz的LLC仿真跑5ms步长1ns意味着500万个点计算量很大。实际上对LLC这个频段10ns的步长已经足够观察谐振电流和ZVS波形的关键特征了。先粗后精是更合理的策略先用大步长快速确认电路工作正常再针对性缩小步长看细节。第二个经验是仿真验证顺序。我强烈建议不要一上来就搭完整闭环很多人习惯直接把控制芯片模型和功率级一起放上去结果遇到问题不知道是功率级的问题还是环路的问题。正确的顺序是先开环仿真用理想驱动源跑熟波形特征再加入闭环这样每一层的变量都受到控制排查问题的路径会清晰很多。第三个经验是合理利用LTspice的波形运算功能。在波形窗口里可以用表达式直接计算开关管损耗的近似值比如用V(drain,source)乘以I(drain)再做积分就能得到单个周期内MOSFET的总功耗。这个功能在做效率估算时非常实用省去了手动从波形里读数值再计算的麻烦。第四个经验是要对理论值和仿真值的偏差有预期。FHA增益计算用的是理想模型而仿真加入了MOSFET导通电阻、二极管压降、磁性元件铜损等非理想因素输出会有几个百分点的偏差。这不是错误而是仿真比理论更接近现实的表现。设计时留出5%到10%的增益余量是更稳妥的做法。LLC谐振变换器的学习曲线有些陡峭但只要在LTspice里把仿真模型跑通你会发现很多理论上的模糊点会变得非常直观。比如ZVS到底是怎么实现的、轻载为什么会进入间歇模式、死区时间对效率的影响有多大这些问题在波形图上一放大就一目了然了。这也是我为什么推荐每个电源工程师都花点时间把LTspice玩熟的原因——它是验证想法和积累直觉的绝佳工具。