前阵子把一台10kW三相双向AC/DC样机拉到电网模拟器前做低电压穿越测试测试项里有一段单相电压跌落。刚开始我用的是普通dq锁相和单正序电流环方案结果三相电流明显不对称A相电流几乎比B、C相大了三分之一负序电流直接就飙到了额定电流的百分之十几。后来把正负序分离和负序电流抑制逻辑全部加上同样的跌落工况下三相电流肉眼可见地恢复了对称。过程中踩了不少坑也把原理重新梳理了一遍。这篇文章就把整个项目从问题分析、正负序分离原理、控制策略到样机调试的真实链路完整写出来给正在做三相光伏逆变、三相整流并网、AFE有源前端、储能PCS这类设备的工程师一个参考。1. 先把问题看清楚电网电压不平衡跌落到底在考验什么1.1 平衡跌落和不平衡跌落的本质区别电压跌落业内也叫电压暂降最常见的原因是输配电线路短路故障、大功率电机启动、变压器合闸等。从对称分量法的角度看电网电压可以拆成正序、负序、零序三组分量。所谓平衡跌落就是三相电压等比例降低比如三相同时从220V掉到154V这种工况下只有正序电压幅值减小负序和零序分量基本为零。不平衡跌落就完全不同了。单相接地、两相短路、单相负荷波动、缺相运行这些都会造成三相电压幅值不一致或者相位偏移自然就会出现明显的负序分量。比如A相电压从220V跌到132VB相和C相保持220V那负序电压大约是额定相电压的13.3%这是一个非常可观的数值。负序电压一旦出现电网电流就会产生相应的负序分量除非控制策略里有专门的抑制措施。平衡跌落和不平衡跌落对并网设备的影响路径完全不一样。平衡跌落考验的是设备低压穿越能力也就是在电压跌到很低的时候还能不能保持并网、维持输出而不平衡跌落的麻烦在于负序分量的干扰它直接影响电流波形质量、三相平衡度、直流母线纹波、保护动作逻辑等等。很多项目把平衡跌落测试做得妥妥当当一到不平衡跌落就原形毕露根本原因就是没把负序分离和负序电流抑制做进控制环里。1.2 负序电流不控制时逆变器和整流器会付出哪些代价负序电流会带来几个非常实际的危害。第一三相电流不平衡导致器件和导线发热不均。三相电流波形不对称某一相的电流峰值显著高于另外两相这一相的IGBT结温、磁性元件温升、电缆发热就会异常偏高。长期运行或者反复穿越半导体器件提前老化、焊点疲劳、电解电容寿命缩短都是必然结果。第二直流母线电容承受二倍频纹波应力。负序电压与正序电流、正序电压与负序电流之间的交叉项会形成100Hz的瞬时功率振荡反映到直流侧就是母线电压的二倍频纹波。母线电容的纹波电流定额会被吃掉一大截电容温升增加。如果直流侧还在给蓄电池充电或者给光伏组件升压这种纹波还会影响系统稳定。第三保护系统容易误动作。很多并网设备都配置了负序过流保护、相电流不平衡保护、谐波越限保护。三相电流一不对称负序电流检测值一上去保护逻辑就可能误判成电网故障或者设备内部故障直接把设备切出电网。低电压穿越要求设备在故障期间不脱网这种误动作是非常致命的。第四并网电能质量指标不合格。三相电流不对称本身就是电能质量问题的来源会让连接在同一个并网点的其他敏感负荷感受到电压负序分量增加严重时还会引发电动机类负载的附加发热和振动。第五这一点做整机测试的人感受最明显——不平衡跌落时如果电流环还在死扛着让三相调制波对称逆变器输出电压里根本没有对应的负序分量那负序电压就全靠电感去扛电流自然不可能对称。只要负序通路是敞开的负序电流就会源源不断产生你躲都躲不掉。1.3 并网标准里对不平衡工况的硬约束现在国内并网逆变器和储能变流器的认证测试基本都会覆盖低电压穿越测试。光伏逆变器相关的NB/T 32004系列、电化学储能变流器的相关规范以及大型风电场和光伏电站接入电网技术规定里都把不平衡故障下的穿越能力纳入考核范围。低电压穿越期间不仅要求设备不脱网持续运行对动态响应时间、无功支撑速度、恢复期间有功爬坡速率都有明确的量化指标。这意味着负序电流抑制不再是一个所谓的高级功能而是实打实的认证项。现场电网也不可能永远是完美对称的三相电配电台区里单相负载多、线路阻抗不一致日常运行电压就有天然的不平衡度。负序分离和负序电流抑制做得不好日常运行都会出问题更别提故障穿越了。2. 正负序分离原理、公式和工程实现方案2.1 对称分量法把三相不对称电压拆开正负序分离的理论基础是对称分量法。任意一组不对称的三相相量都可以用下面的关系式拆成正序、负序、零序三组对称分量设旋转算子 a e^(j120°)也就是一个相量逆时针旋转120度。那么正序分量 Vp (1/3)(Va a·Vb a²·Vc)负序分量 Vn (1/3)(Va a²·Vb a·Vc)零序分量 V0 (1/3)(Va Vb Vc)从物理概念去理解正序就是按A相到B相到C相的顺序旋转的一套对称三相量负序则是按A相到C相到B相的顺序旋转的一套对称三相量零序就是三相完全相同、同方向同幅值的量。我拿前面那个单相跌落的例子算一遍。设额定相电压为EA相跌到0.8E相位视为0度B相保持E∠−120°C相保持E∠120°。代入负序公式Vn (1/3)(0.8E a²·E∠−120° a·E∠120°) (1/3)(0.8E E∠120° E∠240°) (1/3)(0.8E − E) −0.0667E也就是说A相跌幅20%时负序电压约为额定相电压的6.7%。如果跌得更深比如A相跌到50%这个比例会到13.3%。这个数字在实际故障穿越中就非常可观了如果完全不管它负序电流的不平衡度也会在相近的百分比量级。2.2 为什么在正序dq坐标系里负序分量会变成100Hz的交流量很多工程师第一次接触正负序分离的时候都会困惑一个问题为什么不能直接在PARK变换后的dq坐标系里用PI控制器把负序吃掉关键就在这里。正序同步旋转坐标系的旋转角速度是ω方向是逆时针的。电网正序电压在正序dq坐标系下看到的是直流分量但负序电压本身是以−ω的速度旋转的。在正序dq坐标系里去观察这个负序量观察到的是一个以2ω旋转的交变量也就是100Hz的正弦波动。PI调节器对直流量的稳态误差为零但对100Hz交流量几乎没有抑制能力积分项还会被这个交流量反复拉动。所以如果只用正序dq电流环去控制负序电流就无法在稳态下真正归零。你必须先把电网电压和电流里的正序量、负序量分开分别放到各自对应的同步旋转坐标系里各自用PI环去调节再用对应的反变换把调制波合成出来。2.3 三种工程常用的正负序分离方案对比正负序分离的工程实现我实际试过比较靠谱的方案有三种双dq陷波滤波器方案、延迟信号消除DSC方案、SOGI正交信号发生器方案。三种方案各有取舍直接做一个表格对比。分离方案实现原理典型动态延迟主要优点主要缺点双dq 陷波滤波正序dq和负序dq各做一个坐标变换用100Hz陷波滤除纹波取决于陷波器Q值Q0.7时大约需要2~3个工频周期原理直观代码简单不需要缓存长数组陷波器调参麻烦Q值太高动态振荡太低分离精度下降DSC延迟信号消除在αβ域对信号延迟T/4周期再组合出正序和负序分量固定约5ms50Hz电网无参数整定分离精度高谐波抑制干净动态响应慢一拍对电网频率偏差敏感SOGI正交信号发生器利用二阶广义积分构造正交信号完成瞬时对称分量分离约半个到1个工频周期动态快动态响应好频率自适应做起来方便实现稍复杂k因子要按带宽折中调整先说说双dq加陷波的方法。这个方法就是把三相电压或者电流同时做正序PARK变换和负序PARK变换正序dq里混着100Hz扰动负序dq里同样混着100Hz扰动然后用陷波器把100Hz分量滤掉。参数调好了稳定运行没问题但陷波器Q值对动态影响很大Q调大了阶跃响应会出现振荡Q调小了滤不干净分离出来的正序和负序通道会互相串扰。做低电压穿越这种需要快速响应的场景这个方案不够理想。DSC是我早期用的方案。在αβ坐标系下把输入信号延迟T/4也就是5ms然后用下面的关系直接合成正负序分量。设信号的T/4延迟版本记为q(v)也就是对原信号移相90度那么有vαβ 0.5 × (vαβ j·q(vαβ))vαβ− 0.5 × (vαβ − j·q(vαβ))写成具体分量形式就是vα_plus 0.5 × (vα − q(vβ)) vβ_plus 0.5 × (q(vα) vβ) vα_minus 0.5 × (vα q(vβ)) vβ_minus 0.5 × (−q(vα) vβ)DSC的好处是分离精度高负序分量滤得干净而且不需要调任何滤波参数只要缓存存储一个工频周期的采样点然后按半个周期的延迟点去取数即可。缺点也明显延迟5ms整个控制通路的动态响应会变慢。在LVRT考核里规范可能要求几百毫秒内持续支撑5ms延迟通常能接受但如果控制环带宽又低整体响应就有点拖沓。SOGI方案是我最终在这台样机上采用的方案。SOGI可以看成一个自适应带通滤波器加正交信号发生器对输入信号产生一组正交的输出一个与原信号同相一个与它相差90度。在αβ域对vα和vβ分别做SOGI得到q(vα)和q(vβ)然后套用上面DSC同样的合成公式就能得到正序和负序分量。区别在于SOGI的90度移相是通过二阶积分器实时生成的没有硬性的5ms延迟动态响应会更快配合频率自适应模块还能跟踪电网频率变化。3. 消除负序电流的控制策略从参考值到调制波3.1 负序电流参考值怎么给不是简单地设为零控制目标非常明确就是让并网电流的负序分量等于零也就是说负序dq旋转坐标系下的电流参考全部为零。正序dq坐标系里的d轴电流参考来自直流母线电压外环或者有功功率指令q轴电流参考来自无功功率指令。这里有个容易理解错的地方很多初学者以为只要把负序电流参考设成零PI调节器就能自动把负序电流压到零。实际上另一半关键动作在于逆变器输出电压里必须叠加一个与电网负序电压对应的分量。负序电流流通的外因就是电网电压中存在负序电势如果逆变器输出电压没有任何负序分量负序电压就会全部压在滤波电感上电感上必然有负序电流流过。要让负序电流归零逆变器必须产生一个幅值和相位都跟电网负序电压基本一致的负序调制电压把外部的负序电势顶回去。所以除了负序电流环负序电压前馈是必不可少的一环。3.2 双dq电流环的完整控制思路整个控制结构可以这样理解。电网侧三相电压和三相电流分别采样后先经过坐标变换得到αβ分量然后用SOGI或者DSC做正负序分离得到正序电压vαβ、负序电压vαβ−、正序电流iαβ、负序电流iαβ−。正序量旋转到正序dq坐标系做闭环控制负序量旋转到负序dq坐标系做闭环控制两者并行运算。正序dq电流环的数学表达式是ud_ref PI(id_ref − id) vd − ωL·iq uq_ref PI(iq_ref − iq) vq ωL·id负序dq电流环的数学表达式是ud_ref− PI(0 − id−) vd− ωL·iq− uq_ref− PI(0 − iq−) vq− − ωL·id−其中ωL·iq、ωL·id是q轴和d轴之间的交叉耦合解耦项。千万不要小看这个解耦项正负序两个坐标系里方向关系还不一样正序dq里是−ωL·iq负序dq里符号要反过来。抄错一个符号高速工况下解开耦项就是激励项了。最后把两个坐标系的电压参考合成回αβ静止坐标系uα_ref uα_ref uα_ref− uβ_ref uβ_ref uβ_ref−uα_ref就是把ud_ref和uq_ref按正序锁相角做逆变换uα_ref−就是把ud_ref−和uq_ref−按负序旋转角做逆变换。这个合成就意味着调制波里同时含正序电压和负序电压负序电流能否为零就看这个负序分量生成得准不准。3.3 参数整定与稳定性的几个关键点正序电流环和负序电流环的PI参数理论上可以用同一套。因为两种分量对应的滤波电感阻抗模型是一样的两个坐标系的被控对象模型基本没有差异。实际调参时我会按照常规的电流环带宽设计方法来整定典型带宽取500到800Hz相位裕度留到45度以上。分离环节的参数对稳定性影响很大。SOGI的k因子直接决定分离滤波的带宽我实测下来k取0.7到1.0比较合适。k太小的话分离后的正序和负序分量动态响应慢LVRT跌落瞬间负序电流抑制跟不上前几个工频周期会先出现明显的不对称冲击电流k太大的话分离器对谐波敏感把电网里本来不该出现的畸变成分也当成基波序分量送进电流环电流波形会变毛噪。电流环模型里的电感参数一定要用实测值。LCL滤波器的总电感包含机侧电感、网侧电感和电网等效电感负序阻抗和正序阻抗在数值上接近但如果是电网侧电感较大或者变压器漏感明显的现场负序通路对应的等效阻抗会和实验室标定值有偏差。前馈环节用的电感值和电流环模型里的电感值可以是同一组实测参数这样负序前馈补偿才准确。4. 样机实测从配置文件到跌落波形4.1 测试平台和前置条件这台样机是10kW三相双向AC/DC变流器既可以工作在光伏逆变模式也可以工作在整流模式也就是PWM整流器模式。主控是TMS320F28335开关频率10kHz采样和控制周期都是100微秒。交流侧用LCL滤波机侧电感1.0mH网侧电感0.35mH滤波电容9.4uF阻尼电阻5欧姆直流母线额定650V。电网模拟器可以预设各种跌落曲线。这次做了两个典型工况第一个是平衡跌落三相电压同时从220V相电压跌到154V也就是30%跌落持续300ms第二个是不平衡跌落A相从220V跌到132V跌幅40%B相和C相保持220V持续500ms。按照前面算过的比例单相跌40%对应的负序电压大约是额定相电压的13.3%足够检验负序分离和抑制效果了。测试前有一个重要前提三相电压和三相电流的采样通道必须做同步校准。正负序分离对相位精度非常敏感三相电流互感器的角度偏差只要有1到2度分离出来的正负序量里就会混入虚假的交叉分量。我的习惯是先给模拟器输出一组标准三相平衡电压把所有采样通道的相位校准到误差0.2度以内再开始做跌落测试。4.2 平衡跌落时的表现平衡跌落工况下理论上没有负序电压负序电流控制环的参考为零分离模块检测到的负序量也接近零。实测下来三相电流波形保持良好对称电流幅值按正序电压跌落深度自动调整。如果并网运行在有功控制模式电流幅值增幅大约与正序电压跌落幅度成反比直流母线电压保持稳定负载或者直流源在这个过程中能持续工作。这个工况虽然看似简单却是检验后续不平衡跌落测试的基础。因为平衡跌落阶段电网模拟器输出的电压仍然是对称的正序锁相环不应该有明显波动电流波形也不该出现二次谐波。如果平衡跌落下电流THD都超标了那不平衡跌落测试大概率也会更严重先把基础数据录好才能后面诊断。4.3 不平衡跌落时负序抑制功能开和关的差异不平衡跌落测试是整个项目最关键的环节。我先把负序电流抑制功能通过软件开关屏蔽掉只保留正序电流环运行。跌落发生后三相电流的不对称非常直观A相峰值比B、C相高了约15%到20%负序电流检测值占额定电流的11%左右基本上和负序电压的比例对应。这种情况下实测THD到了7%以上相电流不超标的判断根本过不了。然后打开负序分离和负序电流抑制功能重复同样的单相跌落工况。跌落瞬间前两三个工频周期内还有轻微过渡过程波形上能看到一个短促的动态调整之后三相电流就恢复到了比较对称的形态。持续跌落期间负序电流小于额定值的2%三相电流峰值基本一致电流波形正弦度也明显改善THD降到3%左右。再说一个容易被忽略的现象。虽然负序电流被压住了直流母线电压上还是能看到二倍频纹波这个纹波来自负序电压与正序电流的交叉功率项这跟负序电流抑制的目标并不完全等价。如果应用场景对直流侧纹波电压有严格要求还需要额外叠加瞬时功率振荡抑制或者加强母线电容容量。这是设计预期里要单独考虑的问题不是说负序电流抑制上了一切就都好了。5. 掉坑实录调试过程中遇到的典型问题与对策5.1 普通dq锁相环在负序电压下的振荡问题项目刚开始调试时的第一个大坑就是用了普通的三相同步dq锁相环来锁定电网相位。在电网电压对称的时候这个锁相环工作得非常好相位平滑稳定。但单相跌落刚一触发锁相环输出的角度就出现了明显的100Hz振荡因为负序电压在正序dq坐标系里正是100Hz的交流分量它会直接污染锁相环的误差信号。锁相环角度一旦振荡后面所有的正序坐标变换、负序坐标变换、调制波合成全部跟着出错电流波形乱套分离模块再准也没用。解决方法是把锁相环换成解耦双同步参考坐标系锁相环或者用基于SOGI的正序锁相环。实际项目里我选用的是正序SOGI锁相环思路先把电网电压的正序分量提取出来再进入锁相环这样无论电网负序分量多大锁相环看到的都是干净的正序量相位稳定度大大提升。5.2 分离量抖动着不收敛波形看起来像噪声有一次调试时发现负序电流抑制功能打开了但负序电流就是降不下去分离出来的负序分量在屏幕上高频抖动波形看起来像是叠加了一大片噪声。查了很久发现问题出在电流采样通道的滤波上。电流互感器信号经过采样电阻和运放调理以后直接进入了DSP的ADC。高频开关噪声耦合进了采样回路在αβ域做SOGI分离的时候这些高频噪声被带通特性放大了一些负序通道里就出现了虚假分量。把这些虚假分量当成真实负序电流闭环以后电流环输出当然会抖。后来在采样信号进入ADC之前加了一级二阶低通滤波截止频率设在5kHz左右和100us采样周期配合同时软件里又做了简单的一阶低通预处理。经过这两层处理后分离出来的负序量干净了很多电流环也稳下来了。这个事情提醒我做正负序分离类算法的时候采样信号的质量永远是前置条件算法再先进也救不了脏数据。5.3 负序前馈幅值过大导致过调制和母线波动负序电压前馈是抑制负序电流的关键但前馈太猛了一样出问题。有一次测试两相跌落比较深的情况我把电网负序电压完整地乘以1.0系数直通到调制波参考里结果在跌落的某一瞬间调制波参考值超过了电压空间矢量的最大输出范围进入了过调制区。逆变器输出电压跟不上参考电流波形立刻畸变直流母线电压也出现了明显的反冲波动甚至触发了过压保护。加前馈一定要有限幅和动态处理的意识。后来我在负序前馈通道上加了低通滤波和幅值限制逻辑前馈电压的幅值限制在0.1倍额定值以内动态爬升速率也做了限制。这样负序前馈在正常工况下可以快速动作但是在极端深跌工况下也不会把调制波推到过调制区里去。这类细节常规文档里不会写但实测中非常关键。5.4 负序电流环和正序电流环的符号方向搞反最后一个高频坑是坐标变换的符号问题。双dq电流环里面正序dq和负序dq是两个反转的坐标系坐标变换矩阵里的符号处理稍有疏忽解耦项的方向就是反的。我的经验是每次写完坐标变换模块先用一组已知的对称分量做一下离线验证构造一个只有负序分量的测试信号跑一遍程序看解耦出来的量是不是正好等于负序量。这个验证虽然笨但能一次性排除所有旋转方向上的错误比到了样机上抓狂划得来得多。现象可能原因排查方向锁相环角度波动负序分量污染了PLL误差改用正序PLL或解耦双dq PLL负序分离量高频抖动采样噪声、滤波器参数偏大加固ADC前端滤波略调SOGI的k值调制波过调制负序前馈无限制直接叠加前馈限幅低通动态处理负序电流越控越大坐标变换方向或解耦项符号错误用纯负序测试信号做离线验证直流母线纹波增大负序功率交叉项电压环带宽受限从母线电容和功率振荡抑制角度综合优化6. 最后分享几点我的运维调试心得这套系统从首版代码到最终稳定通过单相、两相、三相平衡跌落测试前后大概花了三周时间。回头总结调试顺序我认为最合理的步骤是先搞定锁相环让正序相位稳定下来再验证正负序分离模块也就是用已知的对称分量做离线测试确保旋转方向无误然后单独调正序电流环确保平衡工况下电流跟踪没有静差最后才打开负序电流环和负序电压前馈做联合调试。顺序一颠倒问题会很难定位因为所有环节互相耦合你根本分不清负序电流压不下来是分离的问题、锁相环的问题还是前馈限幅的问题。关于分离方案的选择如果项目对动态响应要求高优先考虑SOGI或者广义二阶积分器方案如果项目对参数可调性要求低、电网频率比较稳、动态要求不那么苛刻用DSC延迟信号消除方案最省事。不要指望一个方案通吃所有应用场景尤其是LVRT相关项目分离动态时间非常宝贵用T/4延迟带来的5ms滞后在某些极限测试项下是会被算进响应时间预算里的。另外关于硬件采样我强烈建议大家在做正负序分离之前先在所有采样通道上做一次相位一致性校准。很多工业现场调试不顺的根源其实根本不在控制算法而在于三相电流采样通道之间的相位偏差。三个通道如果差出1度分离出来的负序分量里就会混入5个百分点级别的虚假成分负序电流再怎么调也调不到零。这一步做到了后面的控制逻辑才有实际意义。这个项目的收获很大。负序电流抑制这东西看起来是几个PI环和几个滤波模块的事情真正做下来才知道从原理到工程之间隔着的全是细节坐标变换的符号、前馈的限幅、采样通道的相位一致性、分离算法动态速度和精度的取舍。把这些坑一个个摸清楚以后再去看三相逆变电路或者三相整流并网的低压穿越测试心里就有底多了。