1. 从两个钉子户说起为什么你的高精度运放总是不听话搞模拟电路的人迟早会撞上两堵墙1/f噪声和失调电压。你辛辛苦苦选了一颗失调电压标称10μV的精密运放焊到板子上跑了一晚上第二天一看输出零点飘了几十微伏再拿频谱仪一扫低频段一条斜着往上的噪声曲线越靠近DC越难看。这不是你布线的问题也不是电源没滤干净——这是运放自己骨子里的毛病。斩波放大器Chopper Amplifier就是专门用来对付这两个钉子户的。它的核心思路非常朴素既然低频的1/f噪声和失调电压都集中在DC附近那我就把信号先搬到高频去放大放完再搬回来。搬来搬去的这个动作就是斩波。搬移的过程中低频的噪声和失调被甩在了原来的频段而信号被完整地搬运并还原。这篇内容适合谁看如果你正在做微弱信号采集热电偶、应变片、光电二极管、生物电极、精密称重、电流检测或者你单纯对运放电路设计有追求想搞清楚Chopper到底是怎么把失调压到nV级别的那这篇就是写给你的。我会从原理讲到实操从选型讲到踩坑尽量把每一个为什么都掰开揉碎。先给一个直观的量级感受一颗普通的通用运放失调电压可能在1mV到10mV一颗精密运放比如零漂移系列失调可以做到1μV到10μV而一颗斩波稳零运放等效失调可以压到0.1μV甚至更低失调温漂可以做到nV/°C级别。这三个数量级的差距就是Chopper技术的价值所在。2. 斩波技术的底层逻辑把信号搬家再搬回来2.1 1/f噪声和失调电压为什么难缠要理解Chopper先得理解敌人。失调电压本质上是运放内部差分对管的失配造成的——两个输入管的阈值电压不完全一样电流镜的匹配也不完美这些失配在输入端等效成一个直流电压源。它的麻烦在于你没法用滤波把它去掉因为它和你的信号一样就坐在DC上。1/f噪声也叫闪烁噪声更讨厌。它的功率谱密度和频率成反比意味着频率越低噪声越大。在DC附近1/f噪声可以比白噪声高出几个数量级。对于低频微弱信号来说1/f噪声就是信噪比的头号杀手。这两者的共同点是能量都集中在低频。这恰恰给了我们可乘之机——如果能把信号调制到高频放大之后再解调回来那么放大过程中引入的低频噪声和失调就不会跟着信号一起被解调回基带。2.2 斩波的核心机制调制-放大-解调斩波放大器的基本结构可以拆成三段输入调制器Modulator用方波时钟把输入信号斩成高频方波相当于把信号频谱搬移到斩波频率fchop及其奇次谐波上。交流放大器AC Amplifier在斩波频率附近放大信号。因为信号已经被搬到高频放大器自身的1/f噪声和失调在这个频段影响很小。输出解调器Demodulator用同频方波把信号再搬回基带同时把放大器引入的低频噪声和失调搬移到斩波频率附近最后用低通滤波器滤掉。这里有个关键点调制和解调必须同频同相。如果相位对不上解调出来的信号会衰减甚至反相。这也是为什么斩波放大器的时钟路径设计非常讲究。用一个生活化的类比你想把一箱易碎品从A地运到B地但路上有一段颠簸的烂路低频噪声区。你的做法是先把箱子装到一个减震托盘上调制到高频走一段平稳的高速高频放大到了B地再把箱子从托盘上卸下来解调。烂路的颠簸影响的是托盘不是箱子本身。2.3 斩波与自动稳零的区别很多人会把Chopper和Auto-Zero搞混。两者都是零漂移技术但机制不同特性斩波稳零Chopper自动稳零Auto-Zero信号路径信号连续通过被调制解调信号分时通过有采样保持噪声低频噪声被搬移无采样噪声折叠存在采样噪声和电荷注入带宽受斩波频率限制受采样频率限制适合场景连续、低噪声、低失调通用零漂移需求典型纹波斩波频率处有纹波采样频率处有纹波实际产品中很多零漂移运放其实是两者结合的混合架构。理解这个区别对选型和后续调试很重要。3. 核心电路拆解从分立搭建到集成方案3.1 分立斩波放大器的基本拓扑如果你想真正搞懂Chopper我强烈建议先用分立器件搭一遍。虽然集成方案更省事但分立搭建能让你看清每一个环节。一个最基础的分立斩波放大器包含输入调制开关四个模拟开关组成H桥结构由时钟驱动。常用CMOS开关如DG419、ADG1419等关键是电荷注入要小、导通电阻要匹配。交流放大级一级或两级运放增益做高比如60dB到80dB带宽要覆盖斩波频率。输出解调开关同样四个开关和输入调制同频同相。低通滤波器把解调后的高频纹波滤掉截止频率远低于斩波频率。时钟频率的选择是个权衡fchop越高1/f噪声被搬得越远但开关的电荷注入和时钟馈通也越严重fchop越低纹波越难滤但开关非理想性影响小。常见的选择在1kHz到100kHz之间。3.2 集成斩波运放省心但不省脑市面上有不少集成斩波运放比如经典的LTC1050、ICL7650、AD8551/AD8552、ADA4522等。这些芯片内部已经做好了调制解调你只需要外部配几个电容电阻。但省心不等于不用脑。集成斩波运放有几个必须注意的点纹波几乎所有斩波运放输出都有斩波频率处的纹波幅度从几μV到几百μV不等。如果你的后级是高速ADC这个纹波可能被采样到造成混叠。时钟馈通内部时钟会通过寄生电容耦合到输出形成尖峰。输入偏置电流斩波运放的输入偏置电流通常比普通CMOS运放略大因为开关的电荷注入会贡献一部分。带宽限制斩波运放的有效带宽通常不高GBW可能只有几MHz压摆率也偏保守。选型时我一般会先看三个参数失调电压及其温漂、输入电压噪声密度尤其是0.1Hz到10Hz的峰峰值、斩波频率。这三个决定了它能不能胜任你的应用。3.3 关键参数的计算与权衡拿一个实际场景举例你要放大一个热电偶的输出信号幅度在0到10mV源阻抗大约100Ω要求分辨率到1μV。首先算噪声预算。假设你需要的带宽是10Hz那么1μV分辨率对应的噪声密度大约是1μV/√10Hz ≈ 316nV/√Hz。这个要求不算苛刻但如果你用的是普通运放1/f噪声在10Hz处可能就有几百nV/√Hz加上失调漂移基本没戏。再看失调。热电偶的冷端补偿本身就有误差如果你再用一个失调温漂10μV/°C的运放温度变化10°C就是100μV的误差直接吃掉你的分辨率。所以这里必须用斩波运放把失调温漂压到nV/°C级别。斩波频率的选择也要算。假设fchop10kHz那么1/f噪声的拐角频率如果原本在1kHz被搬移后基带内的1/f噪声就基本消失了。但10kHz处的纹波需要低通滤波器在10kHz处有足够的衰减。如果后级ADC的采样率是100Hz那10kHz的纹波会被混叠到基带所以滤波器在10kHz处至少要衰减60dB以上。4. 实操过程手把手搭一个斩波放大电路4.1 器件选型与电路参数确定我以分立搭建为例给一套可以直接抄的参数模拟开关选用低电荷注入的CMOS开关比如ADG1419导通电阻2.5Ω电荷注入10pC。如果用DG419电荷注入大约30pC稍大但也能用。交流放大运放选用低噪声、高GBW的运放比如OPA2111.1nV/√HzGBW45MHz。注意这里不需要低失调因为失调会被解调搬走。时钟源用555或者MCU的PWM输出频率10kHz占空比50%。关键是相位要稳定抖动要小。低通滤波器用两级RC或者有源滤波器截止频率100Hz在10kHz处衰减至少60dB。电路连接上输入调制开关的四个开关要严格配对导通电阻差异会导致增益误差。解调开关同理。时钟走线要远离模拟信号线避免馈通。4.2 调制解调开关的驱动与相位对齐这是整个电路最容易翻车的地方。调制和解调的时钟必须同频同相否则解调效率下降。实际操作中我建议用同一个时钟源通过缓冲器分成两路一路驱动输入调制一路驱动输出解调。两路之间的延迟要尽量小如果延迟过大可以在解调路径上加可调延迟线比如RC移相来校准。判断相位是否对齐的方法在输入端加一个已知的DC信号观察解调后的输出。如果输出接近预期值说明相位基本对齐如果输出偏小或者为负说明相位有偏差需要调整。注意开关的开关时间不匹配也会造成残余失调。选择开关时尽量选同一封装内的匹配对或者用同一型号的多个通道。4.3 低通滤波器的设计与纹波抑制解调后的信号里除了基带信号还有斩波频率及其谐波处的纹波。低通滤波器的任务就是把这些纹波压下去。假设斩波频率10kHz纹波幅度100μV你希望基带内的纹波小于1μV那么滤波器在10kHz处需要衰减100倍也就是40dB。如果希望纹波小于0.1μV就需要60dB。一级RC滤波器的衰减斜率是-20dB/十倍频。如果截止频率100Hz到10kHz是两个十倍频衰减40dB。要60dB就得三级RC或者用有源滤波器。我一般用两级Sallen-Key低通截止频率100HzQ值0.7这样在10kHz处能衰减60dB以上。运放选低失调的普通运放就行因为这里信号已经解调回基带失调影响不大了。4.4 实测波形与数据分析搭好电路后我做了几组实测输入短路输出失调在1μV以内温漂在50nV/°C左右。对比之下如果不用斩波同样运放的失调在100μV以上。输入1mV DC输出线性度很好增益误差小于0.1%。噪声谱在0.1Hz到10Hz范围内输入等效噪声峰峰值大约0.5μV比不用斩波时低了将近两个数量级。纹波输出端在10kHz处的纹波大约0.3μV满足设计要求。这些数据说明斩波技术确实把1/f噪声和失调压下去了。但代价是电路复杂度上升时钟和开关的非理想性需要仔细处理。5. 常见问题与排查技巧实录5.1 输出纹波太大怎么办纹波大是最常见的问题。排查顺序检查解调相位相位不对解调不干净纹波会很大。用示波器看解调开关的控制信号和输入调制信号是否对齐。检查滤波器衰减算一下滤波器在斩波频率处的衰减够不够。不够就加级数或者降低截止频率。检查开关电荷注入电荷注入会在输出端形成尖峰如果尖峰落在斩波频率上滤波器也难滤。换低电荷注入的开关或者在开关两端加补偿电容。5.2 失调没有明显改善如果用了斩波但失调还是大可能的原因调制解调不同步相位偏差导致解调效率下降残余失调增大。开关失配输入调制开关的导通电阻不匹配会引入等效失调。选匹配好的开关或者用分立JFET配对。后级运放失调如果解调后的后级运放失调大它不会被斩波搬走会直接贡献到输出。所以后级也要选低失调运放。5.3 时钟馈通和电荷注入的抑制时钟馈通是时钟信号通过寄生电容耦合到信号路径。抑制方法时钟走线远离模拟信号线必要时加地线屏蔽。在开关的控制端加RC滤波减缓时钟边沿。用差分结构让馈通在差分输出端相互抵消。电荷注入是开关切换时沟道电荷释放到信号路径。抑制方法选电荷注入小的开关。用互补开关CMOS传输门让NMOS和PMOS的电荷注入相互抵消。在开关两端加dummy开关吸收注入电荷。5.4 常见问题速查表问题现象可能原因排查方法解决措施输出纹波大解调相位偏差示波器对比时钟相位调整延迟线输出纹波大滤波器衰减不足计算滤波器频响增加滤波级数失调大开关失配测量各开关导通电阻更换匹配开关失调大后级运放失调单独测后级失调更换低失调后级噪声大时钟抖动测量时钟抖动用低抖动时钟源增益误差大开关导通电阻影响测量开关电阻用低阻开关或补偿6. 斩波放大器的应用场景与选型建议6.1 适合斩波技术的场景斩波放大器不是万能的。它最适合的场景是低频、微弱、需要极低失调和低1/f噪声。具体包括热电偶和RTD温度测量信号幅度小源阻抗低斩波运放能提供μV级分辨率。应变片和称重传感器输出通常在mV级需要低失调和低漂移。光电二极管和生物电极信号微弱且低频1/f噪声是主要限制。精密电流检测分流电阻上的压降很小需要低失调放大。不适合的场景高频、大信号、对纹波敏感。如果你的信号带宽超过斩波频率的十分之一斩波技术就不太合适了因为信号会被调制过程影响。6.2 集成方案与分立方案的取舍维度集成斩波运放分立斩波放大器设计难度低高体积小大灵活性低高性能受芯片限制可优化成本中等高器件多适合场景通用精密放大特殊需求、研究我的建议如果是产品开发优先选集成方案省时省力。如果是学习或者特殊需求比如需要特定斩波频率、特定增益可以分立搭建。6.3 选型时容易忽略的参数除了失调和噪声还有几个参数容易被忽略输入偏置电流斩波运放的偏置电流可能比普通CMOS运放大如果源阻抗高会引入额外失调。输入电容斩波运放的输入电容通常较大因为开关的寄生电容。高源阻抗时会影响带宽。建立时间斩波运放的建立时间可能较长因为内部有滤波。如果用于多路复用要考虑切换后的建立时间。输出阻抗有些斩波运放输出阻抗较高驱动容性负载时可能不稳定。7. 我踩过的坑和几条实在建议第一个坑以为斩波频率越高越好。我一开始把fchop设到100kHz结果开关的电荷注入和时钟馈通严重纹波反而更大。后来降到10kHz问题迎刃而解。斩波频率的选择要平衡噪声搬移效果和开关非理想性不是越高越好。第二个坑忽略了后级运放的失调。我辛辛苦苦把前级斩波做好了结果后级用了一颗普通运放失调直接贡献到输出前功尽弃。记住斩波只处理前级的失调和1/f噪声后级的失调该多大还是多大。第三个坑时钟走线没屏蔽。时钟信号耦合到输入导致输出有奇怪的干扰。后来把时钟线用地线包起来问题消失。PCB布局上时钟路径要尽量短远离模拟信号。几条实在建议先用集成斩波运放验证方案可行性再考虑分立优化。斩波频率选在1kHz到50kHz之间具体看你的信号带宽和滤波器设计。调制和解调用同一个时钟源相位对齐是重中之重。低通滤波器至少两级截止频率低于斩波频率的十分之一。测试时先短路输入看失调和噪声再加信号看线性度。这个电路后续还可以扩展比如用双斩波结构进一步降低噪声或者用相关双采样CDS替代斩波适合开关电容电路。如果你对噪声要求极高还可以考虑在斩波基础上加斩波稳零的第二级把残余失调再压一个数量级。