MOS管在大多数人印象里就是个开关器件——栅极给电压沟道通或断仅此而已。但如果你把MOS管的源漏短接让沟道始终处于反型状态它就会变成一个压控电容器栅极电压变了反型层电荷跟着变等效电容也跟着变。这个效应在射频电路里有个专门的名字叫反型变容管Inversion-Mode Varactor也有人叫它MOS变容管。我第一次在射频VCO压控振荡器的电路里看到用MOS管当变容管时反应和标题一样——没想到还能这么用。后来自己动手设计了几版踩了不少坑才慢慢摸清楚这里面的门道。这篇内容就围绕反型变容管的设计展开从原理到版图到实测把整个链路讲透适合有一定MOS基础、想往射频方向深入的硬件工程师也适合正在做VCO、可调滤波器、移相器这类需要压控电容的同行参考。1. 反型变容管到底是怎么“变”出电容的1.1 从MOS的C-V特性曲线说起要理解反型变容管得先把普通MOS管的电容-电压特性搞清楚。一个标准NMOS管栅极和沟道之间隔着一层氧化层这层氧化层本身就是一个固定电容叫氧化层电容Cox。但栅极看到的等效电容不只是Cox还要加上半导体表面的耗尽层电容和反型层电荷的贡献。当栅压从负往正扫的时候半导体表面会经历三个状态积累区、耗尽区、反型区。积累区时多数载流子NMOS的衬底是P型多数载流子是空穴被吸引到表面等效电容基本就是Cox。耗尽区时表面载流子被排斥走形成耗尽层耗尽层电容和Cox串联总电容下降。到了反型区少数载流子电子被吸引到表面形成反型层如果源漏短接且反型层电荷能及时跟上栅压变化等效电容又回到Cox附近。反型变容管就是工作在耗尽区到反型区这个过渡区间。栅压变化时反型层电荷量跟着变等效电容从最小值耗尽区连续变化到最大值强反型。这个变化范围就是变容管的调谐范围通常用Cmax/Cmin来表示。1.2 为什么源漏必须短接这是反型变容管设计里第一个容易忽略的点。普通MOS管在反型区反型层电荷主要来自源漏区的注入。如果源漏不短接反型层电荷的建立和消失需要依赖源漏结的充放电响应速度受限于载流子寿命在高频下根本跟不上栅压的变化。结果就是高频时等效电容不再随栅压变化变容管失效。把源漏短接之后反型层电荷可以通过源漏端快速进出响应速度大幅提升。同时源漏短接也保证了沟道电势均匀避免沟道电阻引入额外的损耗。我在第一版设计时没短接源漏仿真时低频C-V曲线看着挺正常一到1GHz以上调谐范围就急剧缩水后来查了半天才发现是这个原因。1.3 反型变容管和普通变容二极管的区别传统变容二极管用的是PN结的结电容随反偏电压变化的特性。它的优点是Q值高、调谐线性度好但缺点也很明显调谐范围有限通常Cmax/Cmin在2到3之间而且需要专门的工艺步骤。反型变容管用标准CMOS工艺就能做不需要额外掩模调谐范围可以做到3到5甚至更高。代价是Q值通常比变容二极管低因为沟道电阻和栅极电阻都会贡献损耗。在低频段这个Q值劣势不明显但到了毫米波频段就需要仔细权衡了。对比项反型变容管变容二极管工艺标准CMOS无需额外步骤需要专用工艺调谐范围3~52~3Q值较低10~50 2GHz较高50~200 2GHz线性度较差较好集成度可与电路单片集成通常外挂2. 设计前必须想清楚的几个参数2.1 调谐范围与Cmax/Cmin的取舍调谐范围是变容管最核心的指标直接决定了VCO的频率覆盖范围或者可调滤波器的调谐带宽。但调谐范围不是越大越好因为Cmax/Cmin越大C-V曲线的非线性通常也越严重会导致VCO的调谐增益Kvco波动大环路稳定性变差。实际设计中我会先根据系统需求确定需要的频率覆盖范围然后反推需要的Cmax/Cmin。比如一个2.4GHz的VCO如果要求覆盖2.2到2.6GHz频率比是1.18那么电容比大约是频率比的平方也就是1.4左右。考虑到电路中还有固定电容和寄生电容变容管本身的Cmax/Cmin需要留出余量通常做到2到3就够了。注意仿真时看到的C-V曲线是在理想条件下得到的实际流片后由于工艺偏差Cmax/Cmin可能会有±15%的波动。设计时要留够裕量别卡着边界做。2.2 Q值在什么频段才真正重要Q值决定了变容管的损耗直接影响VCO的相位噪声和滤波器的插入损耗。但Q值的重要性随频段变化很大。在1GHz以下只要版图不是太离谱Q值通常都能做到50以上对电路性能影响有限。到了5GHz以上Q值可能降到10到20这时候每一分Q值都很珍贵。提升Q值的核心思路是降低串联电阻。反型变容管的串联电阻主要来自三部分沟道电阻、栅极多晶硅电阻、源漏接触电阻。沟道电阻和沟道长度成正比所以射频变容管通常用最小沟长。栅极电阻可以通过增加栅极接触数量来降低比如采用多指结构。源漏接触电阻则靠增加接触孔数量来减小。2.3 线性度对VCO相位噪声的影响变容管的C-V非线性会导致VCO的调谐增益Kvco随控制电压变化。Kvco波动大会带来两个问题一是环路带宽波动影响锁相环的稳定性二是AM-PM转换恶化相位噪声。改善线性度的方法有几种。最常用的是差分变容管结构用两个反型变容管反并联利用对称性抵消偶次非线性。另一种方法是分段调谐用多个小变容管并联通过开关切换粗调谐再用一个小的变容管做细调谐这样每个变容管的工作区间变窄线性度自然改善。3. 从原理图到版图反型变容管的具体设计步骤3.1 确定器件尺寸和偏置方案设计第一步是确定MOS管的宽度W和长度L。长度L通常取工艺最小沟长因为沟道电阻和L成正比Q值和L成反比。宽度W则决定了Cmax的大小W越大Cmax越大但寄生电容也越大。偏置方案有两种单端偏置和差分偏置。单端偏置就是一个变容管一端接控制电压另一端接射频地。差分偏置是两个变容管串联中间节点接控制电压两端分别接差分射频信号。差分偏置的线性度更好但需要双倍的面积和功耗。我通常先用单端结构做快速验证确认基本性能后再改成差分结构优化线性度。下面是一个单端反型变容管的偏置示例// 反型变容管偏置示例行为级 // Vctrl: 控制电压范围0~1.8V // Vbias: 偏置电压通常取VDD/2 // 源漏短接后接Vctrl栅极接射频信号直流偏置实际电路中控制电压通过一个大的偏置电阻通常10kΩ以上加到源漏端避免射频信号泄漏到控制端。栅极则通过隔直电容耦合射频信号同时通过另一个偏置电阻加直流偏置。3.2 版图布局的关键细节版图对反型变容管的性能影响极大同样的原理图不同版图做出来Q值可能差一倍。几个关键点栅极接触栅极多晶硅的方块电阻通常在5到10Ω/方如果只在栅极一端做接触长栅极的电阻会很大。采用双端接触或者多指结构可以显著降低栅极电阻。我一般用多指结构每指宽度控制在2到5微米指间用金属短接。源漏接触源漏区的接触孔数量要足够多每个接触孔的电阻大约几欧姆数量不够的话接触电阻会主导串联电阻。通常每微米宽度至少放1到2个接触孔。衬底连接衬底必须可靠接地否则衬底电阻会引入额外的损耗还可能通过衬底耦合造成信号泄漏。衬底接触要围绕变容管布局尽量靠近有源区。金属走线射频路径上的金属要走顶层厚金属降低电阻。控制电压的走线可以细一些但要远离射频走线避免耦合。3.3 仿真验证时容易忽略的陷阱仿真反型变容管时有几个坑我踩过不止一次。第一个坑是仿真频率设置不当。C-V仿真要在实际工作频率下做不能只用DC仿真。因为沟道电阻和电容构成RC网络频率不同等效电容也不同。我一般会在1MHz到10GHz范围内扫频看C-V曲线是否随频率变化。第二个坑是反型层电荷响应模型。有些工艺库的MOS模型对反型层电荷的响应建模不准确导致仿真结果和实测偏差大。遇到这种情况我会用AC仿真代替DC仿真来提取电容或者在源漏之间加一个小信号源通过电流响应反推电容。第三个坑是寄生电容的提取。原理图仿真通常不包含金属走线的寄生电容而实际版图中这些寄生电容可能占总电容的20%到30%。必须做寄生参数提取PEX后再仿真否则流片回来频率会偏。4. 实测中遇到的典型问题和排查思路4.1 调谐范围比仿真小很多这是最常见的问题。流片回来一测发现Cmax/Cmin只有仿真值的一半。排查思路如下先确认控制电压范围是否足够。有些工艺的MOS管在1.8V供电下控制电压到1.8V时反型层电荷已经饱和再增加电压电容也不变了。如果仿真时用了理想电压源扫到3V实际电路只有1.8V调谐范围自然缩水。再检查源漏短接是否有效。版图中源漏短接的金属走线如果太细太长会引入额外的串联电阻高频下反型层电荷响应变慢等效电容变化范围减小。用万用表量一下源漏之间的电阻应该在几欧姆以内。最后看衬底连接。衬底接触不良会导致衬底电阻大反型层电荷的建立受影响。检查衬底接触孔是否足够多是否围绕有源区布局。4.2 Q值低于预期Q值低通常意味着串联电阻大。用网络分析仪测S参数提取等效串联电阻然后逐项排查。沟道电阻方面检查沟长是否用了最小尺寸沟宽是否足够。栅极电阻方面检查栅极接触是否足够多指结构的指间金属是否够宽。源漏接触方面检查接触孔数量是否达标。还有一个容易被忽略的因素是衬底电阻。如果衬底接触离有源区太远衬底电阻会通过衬底网络耦合到射频路径增加损耗。我遇到过一版设计衬底接触放在距离有源区20微米外Q值比预期低了40%后来把衬底接触移到5微米以内Q值就上来了。4.3 控制电压引入的噪声反型变容管的控制电压直接调制电容控制电压上的任何噪声都会调制VCO频率恶化相位噪声。这个问题在仿真时往往看不出来因为仿真用的理想电压源没有噪声。实际电路中控制电压来自锁相环的环路滤波器环路滤波器的带宽通常远低于VCO的相位噪声关注频段所以环路内的噪声会被抑制。但环路外的噪声比如电源噪声、地噪声会通过控制电压路径耦合进来。解决方法是在控制电压路径上增加低通滤波截止频率设在环路带宽附近。同时控制电压的走线要远离数字电路和电源开关节点必要时用屏蔽走线。5. 几个让性能再上一个台阶的进阶技巧5.1 用积累型变容管改善Q值反型变容管工作在反型区时沟道里是少数载流子迁移率较低沟道电阻较大。如果把偏置反过来让变容管工作在积累区沟道里是多数载流子迁移率更高Q值可以提升20%到30%。具体做法是把NMOS的源漏短接后接高电位栅极接低电位这样表面始终处于积累状态。但积累型变容管的调谐范围通常比反型型小因为积累区到耗尽区的电容变化不如耗尽区到反型区那么大。这是一个典型的Q值和调谐范围的权衡。5.2 多指结构降低栅极电阻的量化分析假设栅极多晶硅的方块电阻是8Ω/方栅长0.18微米栅宽100微米。如果单端接触栅极电阻大约是8 × (100/0.18) 4444Ω这个电阻太大了完全不能用。改成10指结构每指宽度10微米双端接触。每指的栅极电阻是8 × (10/0.18) 444Ω10指并联后是44.4Ω再考虑双端接触减半大约22Ω。这个电阻虽然还是偏大但已经比单端接触好了两个数量级。继续优化把每指宽度降到2微米50指结构每指电阻8 × (2/0.18) 88.9Ω50指并联后1.78Ω双端接触后约0.9Ω。这个栅极电阻对Q值的影响就很小了。当然指数越多版图面积越大寄生电容也越大。实际设计中要在栅极电阻和寄生电容之间找平衡点。我的经验是每指宽度2到5微米指数根据需要的总宽度确定。5.3 温度补偿的必要性MOS管的反型层电荷对温度敏感温度升高时本征载流子浓度增加反型层电荷建立更容易等效电容会发生变化。在温度变化大的应用场景比如车载电子、工业控制变容管的温度漂移可能导致VCO频率漂移超出锁定范围。温度补偿的方法有两种。一种是电路补偿用温度传感器监测温度通过查表调整控制电压。另一种是结构补偿用两个温度系数相反的变容管并联利用互补特性抵消温度漂移。前者精度高但复杂后者简单但补偿效果有限。我在一个工业级VCO项目里用过电路补偿方案用MCU内置的温度传感器每10度一个校准点把温度漂移从±200ppm压到了±20ppm以内。代价是需要额外的校准流程和存储空间。5.4 与开关电容配合实现宽调谐单纯靠变容管很难做到很宽的调谐范围因为Cmax/Cmin有限。把变容管和开关电容阵列配合使用可以实现更宽的调谐范围。开关电容阵列提供粗调谐每个开关电容单元由一个固定电容和一个MOS开关串联组成。开关断开时电容不接入开关闭合时电容接入。通过控制开关的组合可以实现2的N次方种电容值。变容管则提供细调谐覆盖开关电容步进之间的间隙。这种方案的关键是开关的导通电阻要足够小否则会恶化Q值。开关的尺寸要仔细设计太大则寄生电容大太小则导通电阻大。通常开关的宽度取变容管宽度的1/10到1/5。6. 一个完整的2.4GHz VCO设计实例6.1 电路架构与参数分配这个例子是一个2.4GHz的LC-VCO采用差分反型变容管调谐。核心参数如下目标频率范围2.2到2.6GHz供电电压1.8V变容管类型NMOS反型变容管源漏短接变容管尺寸W200微米L0.18微米50指结构控制电压范围0到1.8V电感2nHQ值在2.4GHz约15固定电容1.5pF变容管的Cmax设计为2pFCmin设计为0.7pFCmax/Cmin约2.86。加上固定电容和寄生电容后总电容最大值约4pF最小值约2.5pF。根据LC振荡频率公式f1/(2π√(LC))可以算出频率范围约2.25到2.85GHz留出裕量后满足2.2到2.6GHz的要求。6.2 版图布局与寄生控制版图采用中心对称布局两个差分变容管分别放在电感两侧走线长度尽量一致。变容管采用多指结构每指宽度4微米50指指间用顶层厚金属短接。控制电压走线从版图边缘引入经过一个10kΩ的偏置电阻后接到变容管源漏端。偏置电阻用多晶硅电阻实现放在变容管附近减少走线长度。射频走线用顶层厚金属宽度10微米降低电阻。衬底接触围绕变容管布局距离有源区5微米接触孔密度尽可能高。整个变容管区域用深N阱隔离减少衬底耦合。6.3 实测结果与仿真对比流片回来后实测频率范围2.23到2.62GHz与仿真预测的2.25到2.85GHz有偏差主要是寄生电容比预期大了约15%。调谐范围实测Cmax/Cmin约2.5比仿真值2.86略低原因是控制电压到1.8V时反型层电荷还未完全饱和。Q值实测在2.4GHz约25比仿真值30略低主要来自衬底耦合损耗。相位噪声在1MHz偏移处约-105dBc/Hz满足设计目标。这次流片最大的教训是寄生电容提取要留足裕量。仿真时PEX提取的寄生电容是典型值实际工艺偏差可能导致寄生电容偏大。下次设计时我会把固定电容减小10%给寄生电容留更多空间。6.4 调试过程中发现的一个意外问题调试时发现一个奇怪现象控制电压在0.5V附近时VCO频率出现跳变不是连续的。排查后发现是变容管的耗尽区到反型区过渡不够平滑在这个过渡点附近C-V曲线有一个台阶。原因是变容管的源漏短接金属走线在版图上有一个窄点导致局部电阻偏大反型层电荷在过渡区响应不均匀。后来在金属走线上加宽了窄点问题解决。这个经验告诉我版图上的每一个细节都可能影响性能不能有侥幸心理。7. 写在最后的一些实操体会反型变容管这个器件原理不复杂但要做好需要抠很多细节。我做了几版之后最大的体会是仿真和实测的差距八成来自版图寄生和工艺偏差。原理图阶段把参数算得再准版图没做好流片回来照样翻车。另一个体会是控制电压的干净程度比想象中重要。VCO的相位噪声对控制电压上的噪声非常敏感尤其是低频噪声。我在一个项目里因为控制电压走线经过了一个数字模块上方相位噪声恶化了6dB后来把走线改到屏蔽层下面才恢复。最后分享一个实用小技巧测试反型变容管时可以用阻抗分析仪直接测C-V曲线比用网络分析仪测S参数再提取更直观。但要注意阻抗分析仪的测试频率通常较低1MHz到100MHz测到的电容和射频下的等效电容可能有差异。我的做法是先用阻抗分析仪快速筛选再用网络分析仪在目标频段精确验证。