1. 从屏幕接口说起为什么LVDS和MIPI是嵌入式显示的核心做嵌入式硬件开发尤其是像RK3568这类高性能应用处理器平台屏幕接口选型是底板设计里绕不开的一环。你可能已经熟悉了HDMI、eDP这些“明星”接口但在工业控制、车载中控、智能零售终端这些对成本、功耗、抗干扰性有严苛要求的领域LVDS和MIPI-DSI才是真正的“中流砥柱”。最近在规划一块RK3568的工控底板屏幕接口部分就重点设计了LVDS和MIPI-DSI双通道过程中把电路和硬件接口的细节又捋了一遍发现这里面门道不少远不是接几根线那么简单。今天就来聊聊RK3568底板上的LVDS和MIPI模块电路以及硬件接口设计时那些容易踩坑的细节。简单来说LVDS低压差分信号是一种成熟的、高抗噪的物理层接口标准常用于驱动中大尺寸的液晶屏它在工控领域有着不可撼动的地位。而MIPI-DSI移动产业处理器接口-显示串行接口则是随着移动设备兴起的高带宽、低功耗串行接口更适合驱动手机、平板等设备上的高清屏。RK3568这颗芯片原生支持多路LVDS和MIPI-DSI输出给了我们很大的设计灵活性。但支持归支持想把信号完整、稳定地从芯片引脚送到屏幕面板上中间的电路设计和PCB布局布线才是真正的考验。这篇文章不会只停留在数据手册的引脚定义上我会结合实际的底板设计分析电路原理、讲解硬件接口的物理连接并分享一些在阻抗控制、ESD防护、电源去耦方面的实战经验。2. LVDS接口电路深度解析不仅仅是四对差分线很多人对LVDS接口的第一印象就是四对差分数据线TX0± TX1± TX2± TX3±和一对差分时钟线CLK±这也就是常说的4-lane LVDS。对于RK3568其LVDS TX控制器支持最多4个数据通道和1个时钟通道单通道最高速率可达1.2Gbps足以驱动1080P60Hz甚至2K分辨率的屏幕。2.1 LVDS发送端电路设计要点RK3568的LVDS发送器是集成在SOC内部的我们需要关注的是从芯片LVDS引脚到连接器之间的电路。这部分电路的核心任务有三个完成差分信号的端接、进行适当的电平转换与滤波、提供静电放电保护。首先看端接电阻。LVDS标准要求差分线对在接收端并联一个100欧姆的端接电阻以消除信号反射。但请注意这个100欧姆电阻通常是放在屏幕模组接收端内部的。在我们的底板发送端上一般不需要放置这个电阻。然而为了调试和信号质量测试的便利我通常会在底板的LVDS输出连接器附近为每一对差分线预留一个100欧姆的0402封装的电阻位并设计为NC不贴装。这样当需要连接一个内部没有端接电阻的屏幕或者用示波器测量时可以临时焊上电阻进行匹配。其次是交流耦合电容。LVDS信号本质上是直流平衡的串行数据流但发送器和接收器之间的共模电压可能不同。为了隔离直流电平需要在每条差分信号线上串联一个交流耦合电容。这个电容的典型值是100nF封装建议0402或0201材质用NP0/C0G这类高稳定性的陶瓷电容。电容的位置应尽量靠近RK3568的发送引脚放置。注意有些LVDS屏幕模组内部已经集成了这些耦合电容。因此在底板设计时最好也像端接电阻一样将耦合电容位设计为可选项预留位置默认不贴。具体贴不贴需要根据最终选用的屏幕模组的规格书来决定。如果屏幕端已有电容底板再贴就会形成两个电容串联可能影响信号边沿。2.2 LVDS电源与ESD防护电路LVDS发送器的供电通常来自RK3568的某个专用电源域比如VCCIO3或VCCIO4具体需要查阅芯片的电源树文档。这个电源的纹波和噪声必须非常干净因为它直接影响到输出信号的质量。每个LVDS电源引脚附近都必须放置一个0.1uF的退耦电容电容到引脚的通路要尽可能短。静电防护是接口设计的重中之重。LVDS差分线对需要连接到外部连接器极易受到静电冲击。我采用的经典方案是在每对差分线P和N上分别放置一个ESD保护二极管到地例如使用四通道的ESD阵列芯片如SRV05-4。二极管应选取低电容通常小于1pF的型号以避免对高速信号造成过大的负载和信号完整性劣化。保护器件必须紧挨着连接器放置确保ESD电流最先通过它导入地平面而不是进入后面的芯片。2.3 背光供电与控制电路LVDS接口只负责传输图像数据屏幕点亮还需要独立的背光电路。这通常是一个升压型LED驱动电路。以驱动一串7-10颗LED的侧入式背光为例我们会使用一颗Boost架构的恒流LED驱动芯片如MP3302或SY7208。电路关键点在于使能控制使用RK3568的一个GPIO如GPIO0_B5通过一个三极管或MOSFET来控制驱动芯片的EN引脚实现软件开关背光。亮度调节使用RK3568的一个PWM引脚如PWM1连接到驱动芯片的PWM/DIM引脚实现亮度调节。需要在PCB上注意PWM走线的噪声隔离。电流设置通过驱动芯片反馈引脚FB到地的电阻来设置输出电流计算公式为I_led V_fb / R_fb其中V_fb通常是100mV或200mV。电阻精度建议1%。功率路径输入电容、功率电感、续流二极管、输出电容的选型和布局必须严格按照芯片手册的推荐进行特别是功率地回路要小。3. MIPI-DSI接口电路分析高速串行信号的严谨对待MIPI-DSI的复杂度比LVDS高一个等级。它采用差分串行传输数据通道Data Lane和时钟通道Clock Lane都是高速信号单通道速率轻松超过1Gbps。RK3568的DSI控制器支持最多4个数据通道。3.1 MIPI-DSI的差分信号与端接MIPI-DSI的物理层是MIPI D-PHY它有两种工作模式高速模式HS用于传输图像数据和低功耗模式LP用于传输控制命令。在高速模式下它和LVDS类似也是电流模差分信号。一个关键区别是端接。MIPI D-PHY在高速模式下发送端TX和接收端RX的差分线对内需要并联一个100欧姆的端接电阻到地并且这个电阻必须尽可能靠近接收端。对于RK3568底板作为发送端当连接一个MIPI屏幕时屏幕是接收端所以100欧姆端接电阻在屏幕模组内部。但是如果我们用RK3568的DSI接口去连接一个MIPI转LVDS或转HDMI的桥接芯片时桥接芯片就变成了接收端此时100欧姆端接电阻就应该放在底板上靠近桥接芯片的输入引脚。另一个要点是MIPI信号的交流耦合是强制要求的。每个Lane包括Clock Lane的正负信号线上都必须串联一个100nF的交流耦合电容。电容位置应靠近RK3568的发送引脚。3.2 MIPI-DSI的电源与参考电压MIPI DSI接口的电源管理更精细。除了核心供电VCCIO_DSI外还需要关注两个关键电压D-PHY供电通常标记为AVDD_DSI或VDD_MIPI这是给内部高速串行器供电的对噪声极其敏感需要极其干净的LDO供电并配合钽电容和多个陶瓷电容进行滤波。参考电压MIPI D-PHY可能需要一个精密的参考电压VREF用于内部比较器。这个电压通常由芯片内部产生但需要在相应引脚如DSI_VREF连接一个高质量、低ESR的1uF~10uF电容到地以稳定参考源。3.3 阻抗控制与PCB布局布线黄金法则这是MIPI-DSI设计成败的关键。差分阻抗必须严格控制为100欧姆单端50欧姆。这需要通过PCB叠层设计来实现。以常用的4层板TOP-GND-POWER-BOTTOM为例我们需要将MIPI差分线布置在TOP层正下方是完整的地平面第二层。通过控制走线宽度W、走线与地平面间的介质厚度H以及介电常数Er利用阻抗计算工具如SI9000计算出准确的线宽线距。例如在常用的FR4板材Er≈4.2下H为5mil时线宽大约为5.5mil线间距为7mil可近似达到100欧姆差分阻抗。布局布线具体法则等长匹配同一组内的所有Data Lane要走线等长Clock Lane也要和Data Lane保持等长误差通常控制在10mil以内。等长的目的是保证所有数据比特同时到达避免时序错乱。远离干扰源MIPI走线必须远离晶振、开关电源、电感、时钟发生器等高噪声源至少保持20倍线宽的间距。完整参考地差分线正下方必须有无分割的完整地平面为信号提供最短的返回路径。严禁跨分割区走线。过孔换层尽量避免使用过孔。如果必须换层例如从TOP换到BOTTOM必须在过孔旁边放置接地过孔为信号提供连续的返回路径。一对差分线的两个过孔应对称放置。走线对称差分对内的P和N线必须保持平行、等间距、等长避免出现不必要的弯曲。4. 硬件接口连接器详解与选型考量电路设计好了需要通过连接器与屏幕模组对接。连接器的选型和引脚定义至关重要。4.1 LVDS连接器常见类型端子型如HRS DF13系列这是最主流的选择成本低可靠性高。常见的有30pin、40pin、50pin等规格间距有0.5mm和1.0mm。引脚定义通常是标准的JEIDA或VESA格式需要根据屏幕规格书确认。设计时要注意连接器的防呆口方向并在PCB上丝印清晰。板对板连接器用于空间受限或需要直接叠板的设计。同样需要注意引脚定义对齐。FPC连接器如果屏幕自带FPC软排线则需要选用对应的下接式或掀盖式FPC连接器。需要特别注意FPC插入的厚度通常0.3mm和锁紧机构的可靠性。在底板上除了LVDS差分信号、背光电源BL BL-和控制EN PWM外连接器上通常还会引出屏幕的电源如VCC_LCD 3.3V或5V/12V和I2C接口用于读取屏幕的EDID或控制触摸芯片。务必为屏幕电源设计独立的保险丝或可恢复保险防止屏幕短路烧毁主板。4.2 MIPI-DSI连接器MIPI-DSI连接器几乎都是FPC连接器因为屏幕模组普遍使用软排线。常见的有15pin、20pin、30pin、40pin等。引脚定义主要包括1-4对Data Lane差分线、1对Clock Lane差分线、屏幕电源VCC_LCD、触摸屏电源VCC_TP、I2C信号用于触摸屏、中断信号INT、复位信号RESET以及地线。不同厂家、不同分辨率的屏幕其FPC线序可能不同这是最大的坑。设计底板时连接器的引脚定义必须与你计划采购或已确定的屏幕模组的FPC线序100%匹配。通常需要向屏幕供应商索取详细的Pinout图纸。连接器选型选择知名品牌如HRS Molex的DSI专用FPC连接器。注意公母头底板通常是母座屏幕FPC是公头、间距0.5mm主流、高度以及锁紧方式推拉式、翻盖式。锁紧机构的稳定性直接关系到量产后的良率。5. 实战调试与故障排查心法图纸画完板子回来调试才是真正的开始。以下是我在调试LVDS和MIPI接口时总结的一些心法。5.1 上电前的硬体检视不要急着通电。先用万用表二极管档或电阻档进行以下检查电源对地短路测量所有电源引脚屏幕电源、背光电源、芯片IO电源对地电阻确保没有直接短路。信号线对地/电源短路抽查几组差分线测量其对地和对其对应电源的电阻不应为0或极小值。连接器焊接在显微镜下仔细检查FPC连接器或端子座的所有引脚确保无虚焊、连锡。特别是0.5mm间距的FPC座焊接不良是导致“时好时坏”问题的首要元凶。5.2 上电顺序与电压测量严格按照时序要求上电。通常的顺序是核心板先启动 - 底板逻辑电源 - 屏幕逻辑电源VCC_LCD - 最后开启背光电源。RK3568的IO电源域上电时序也需要关注但通常由核心板PMIC管理。上电后测量屏幕连接器处的VCC_LCD电压是否准确3.3V/5V/12V。RK3568 LVDS/DSI相关IO电源电压如VCCIO3是否正常通常1.8V或3.3V。背光驱动芯片的输入、输出电压和使能信号是否正常。5.3 无显示或花屏问题排查如果屏幕不亮或显示异常按以下步骤排查第一步确认背光。最简单的方法在黑暗环境下从屏幕侧面观察是否有微弱亮光。或者用万用表测量背光LED串两端的电压。如果背光不亮问题集中在背光电路检查使能GPIO电平、PWM信号、驱动芯片外围电路、电感是否饱和、LED是否损坏。第二步确认数据信号。背光亮了但无图像白屏或灰屏问题大概率在LVDS/DSI数据通路。测量差分电压用示波器测量一对差分信号如CLK±。在系统启动并加载显示驱动后你应该能看到幅值大约为350mV左右的差分信号眼图。如果完全没有信号检查SOC配置设备树里是否使能了该显示接口、屏幕供电、以及连接。检查连接和配置这是最高频的问题点。反复确认FPC线是否插紧、锁紧机构是否到位。确认设备树dts中的时序参数如hsync-len,vsync-len,hback-porch,hfront-porch等与屏幕规格书是否完全一致。一个参数错误就可能导致无显示。交换差分线序对于LVDS如果出现色彩错乱红变绿等很可能是差分线对的顺序接错了。LVDS有JEIDA和VESA两种标准主要区别是RGB三组数据对的顺序不同。可以在设备树中通过rockchip,lvds-format属性进行切换尝试。MIPI-DSI的特殊性MIPI屏幕通常需要初始化序列通过LP模式发送。确保驱动代码中包含了正确的初始化命令init code。有些屏幕还需要通过GPIO控制复位引脚要确保复位时序正确。5.4 信号完整性问题重影、抖动、误码如果显示有轻微花屏、条纹或抖动可能是信号完整性问题。端接问题用示波器测量差分信号看眼图是否张开。如果眼图闭合振铃严重首先怀疑端接电阻是否匹配。可以尝试在发送端或接收端调整端接电阻值例如尝试90欧姆或110欧姆。阻抗不连续检查PCB走线是否有过孔过多、走线突然变细、参考平面不完整的地方。这些都会导致阻抗突变引起反射。电源噪声测量LVDS/DSI供电电源的纹波。如果纹波过大50mV会在信号上叠加噪声。加强电源滤波增加磁珠或π型滤波器。串扰如果多组差分线并行距离过长且间距不足会产生串扰。在布局无法修改的情况下可以尝试降低传输速率在设备树中调整lane-rate看问题是否改善。调试是一个需要耐心和逻辑的过程。从电源到信号从硬件连接到软件配置一步步缩小范围。最有效的工具就是示波器和万用表结合芯片手册、屏幕规格书和内核打印的调试信息大部分显示问题都能被定位和解决。每次解决一个棘手的显示问题对高速信号的理解就会更深一层这份经验是数据手册里学不到的。