1. 项目概述：为什么我们需要数字比较子模块？

在电力电子和电机驱动的世界里，脉宽调制（PWM）是当之无愧的“心脏”。它通过高速开关的通断，精确控制功率器件的导通时间，从而实现对电压、电流乃至电机转矩和转速的精细调节。然而，一个强大的心脏也需要敏锐的“神经系统”来感知外部环境并做出快速反应。想象一下，你的电机驱动器正在全速运转，突然负载侧发生短路，电流瞬间飙升。如果这个过流信号需要先经过CPU读取、判断、再发出保护指令，可能功率管早已“壮烈牺牲”。这就是传统PWM控制的一个瓶颈：对外部事件的响应速度受制于软件中断的延迟。

德州仪器（TI）在其C2000系列微控制器中集成的增强型PWM（ePWM）模块，其真正的“增强”之处，就在于它内置了一套高度可配置、硬件自动响应的“神经系统”——数字比较（Digital Compare, DC）子模块。这个子模块的核心价值，就是将关键的外部模拟或数字信号（如过流、过压、位置传感器信号）直接、无延迟地映射为内部的PWM控制动作。它绕开了软件层，在硬件层面实现了事件触发、滤波和动作执行，将系统保护的响应时间从微秒级缩短到纳秒级，这对于开关频率动辄上百KHz的现代电源和电机系统来说，是至关重要的可靠性保障。

我接触过不少项目，从简单的直流电机调速到复杂的三相逆变器，早期没有DC模块时，保护逻辑全靠ADC采样+软件比较，代码里满是紧张的中断服务程序，还总担心响应不够快。自从深入使用ePWM的DC子模块后，系统变得既简洁又健壮。本文将结合手册原理与我的实战踩坑经验，为你彻底拆解这个强大子模块的工作机制、配置要点以及如何在多模块协同的复杂场景中发挥其最大效能。

2. 数字比较子模块的核心架构与信号流

要驾驭数字比较子模块，首先得在脑子里建立起清晰的信号通路图。它不是一个孤立的单元，而是ePWM内部与时间基准（TB）、动作限定（AQ）、事件触发（ET）和跳变区（TZ）子模块紧密耦合的“事件调度中心”。

2.1 输入源：信号从何而来？

数字比较子模块的输入，主要来自于芯片引脚上的跳变区（Trip-Zone）输入信号，即TZ1、TZ2和TZ3。这些引脚通常被连接到外部的比较器输出、故障检测芯片或关键的数字传感器上。

• 信号选择：通过DCTRIPSEL寄存器，你可以灵活地将TZ1/2/3中的任何一个，配置为数字比较A高/低（DCAH/DCAL）或数字比较B高/低（DCBH/DCBL）信号的来源。例如，你可以将电流比较器的输出接到TZ1，并配置为DCAH的信号源。
• 有效电平：TZ信号可以被配置为高电平有效或低电平有效，这通过TZCTL等相关寄存器配置，为连接不同输出极性的保护电路提供了便利。

实操心得：在设计硬件时，务必确认好故障信号的有效电平。例如，很多电流采样芯片的故障输出是开漏低有效。如果硬件是低有效，但软件配置成了高有效，那么保护功能将完全失效，这是非常危险的。最好的习惯是在初始化代码中明确注释每个TZ引脚连接的硬件信号及其有效极性。

2.2 事件生成：从信号到事件

当选定的TZ输入信号满足有效电平条件时，就会产生DCAH/L和DCBH/L这些原始的比较信号。但这还不是最终用来触发动作的“事件”。

• 事件限定：TZDCSEL寄存器在这里扮演了“裁判”角色。它决定了哪些信号（DCAH, DCAL, DCBH, DCBL）有资格去生成最终的数字比较事件：DCAEVT1,DCAEVT2,DCBEVT1,DCBEVT2。每个事件都可以独立选择由高信号、低信号，或者两者跳变（上升沿、下降沿）来触发。
• 事件输出：至此，我们得到了四个核心的事件信号。它们就是后续所有高级功能的“种子”。

2.3 事件分发：事件去往何处？

生成的DCAEVT1/2和DCBEVT1/2事件，有四条主要的“执行路径”，这也是DC子模块功能强大的体现：

1. 强制跳变（Force）：DCAEVTx.force和DCBEVTx.force信号会直接送到跳变区（TZ）子模块。这里可以配置当这些事件发生时，PWM输出引脚（EPWMxA/B）立即被强制为何种状态（高、低、高阻）。这是实现硬件级即时保护的核心路径，响应速度最快。
2. 触发中断（Interrupt）：DCAEVTx.inter和DCBEVTx.inter信号可以触发EPWMxTZINT中断。你需要先在TZEINT寄存器中使能对应事件的中断，事件发生后，标志位TZFLG置位，CPU进入中断服务程序进行故障处理（如记录日志、尝试恢复等）。注意：中断的响应速度比强制跳变慢，但它为软件提供了处理复杂故障逻辑的机会。
3. 启动ADC转换（SOC）：DCAEVT1.soc和DCBEVT1.soc信号可以连接到事件触发（ET）子模块，作为启动ADC转换的触发源。这对于需要与特定保护事件同步进行数据采集的场景非常有用，例如在过流点触发ADC采样以捕获故障瞬间的电压值。
4. 产生同步脉冲（Sync）：DCAEVT1.sync和DCBEVT1.sync信号可以输出给时间基准（TB）子模块，作为同步其他ePWM模块的脉冲源。这允许一个外部事件（如某个传感器的信号）来同步整个PWM系统的时钟相位。

下面的表格梳理了这四条路径的关键配置寄存器和作用：

注意事项：事件之间存在优先级。对于同一个PWM输出引脚（如EPWMxA），强制跳变动作的优先级顺序是：TZA（最高）> DCAEVT1 > DCAEVT2（最低）。这意味着如果多个故障同时发生，高优先级的动作会覆盖低优先级的。合理规划优先级对于避免保护逻辑冲突至关重要。

3. 事件滤波与消隐窗口：滤除噪声，抓住真凶

在实际的电力电子环境中，信号线上难免会存在毛刺噪声。特别是在开关瞬间，可能会在电流检测信号上产生尖峰。如果这些噪声尖峰被误认为是故障事件，将导致系统频繁误保护，无法正常工作。DC子模块的事件滤波（Event Filtering）功能，就是为了解决这个问题而生的，其核心是可编程的消隐窗口（Blanking Window）。

3.1 消隐窗口的工作原理

消隐窗口的逻辑可以理解为：在PWM周期内特定的、容易产生噪声的时间段，暂时“屏蔽”或“忽略”数字比较事件，防止误触发。

它的工作时机与PWM的时间基准计数器（TBCTR）紧密绑定：

1. 窗口起点（Offset）：由DCFOFFSET寄存器设定一个偏移值（以TBCLK周期为单位）。这个偏移是相对于一个基准点开始计算的。
2. 基准点选择：通过DCFCTL[PULSESEL]位，你可以选择这个基准点是CTR=0（计数器为零）还是CTR=PRD（计数器等于周期值）。这通常对应PWM开关管的开通或关断时刻，也是噪声易发期。
3. 窗口宽度（Window）：由DCFWINDOW寄存器设定窗口的持续时间（同样以TBCLK周期为单位）。在“偏移点”之后，窗口开启，并持续这么长时间。
4. 滤波生效：在消隐窗口开启期间，任何发生的DCAEVT或DCBEVT事件都会被过滤掉，不会产生force、interrupt、soc或sync信号。窗口结束后，事件监测恢复正常。

3.2 配置实例与计算

假设你的PWM开关频率为100kHz（周期T=10us），TBCLK频率为100MHz（周期T_tbclk=10ns）。你希望在每个PWM周期开始（CTR=0）后的2us内，屏蔽可能出现的开关噪声。

• 计算偏移（Offset）：通常我们希望窗口紧接在开关动作后开始，所以设置DCFOFFSET = 0。这意味着窗口基准点就是CTR=0的时刻。
• 计算窗口宽度（Window）：需要屏蔽2us。Window = 时间 / T_tbclk = 2us / 10ns = 200个TBCLK周期。因此设置DCFWINDOW = 200。
• 寄存器配置：

  // 假设使用DCAEVT1作为滤波源 DCFCTLbits.SRCSEL = 0; // 选择DCAEVT1作为滤波事件源 DCFCTLbits.PULSESEL = 0; // 选择CTR=0作为窗口对齐基准 DCFCTLbits.BLANKE = 1; // 使能消隐功能 DCFOFFSETbits.OFFSET = 0; // 偏移0个TBCLK DCFWINDOWbits.WINDOW = 200; // 窗口宽度200个TBCLK (2us)

3.3 高级功能：事件捕获

除了过滤，消隐窗口逻辑还附带一个强大的事件捕获功能。当消隐功能被禁用（BLANKE=0）或事件发生在窗口之外时，如果事件捕获使能（DCCAPCTL[CAPE]=1），那么事件发生的瞬间，时间基准计数器TBCTR的值会被锁存到DCCAP寄存器中。

这个功能极其有用：当故障发生时，你不仅能通过中断知道“有故障”，还能从DCCAP寄存器中精确读出故障发生在PWM周期的哪个时刻（哪个计数点）。这对于分析故障原因（是开通瞬间过流还是关断瞬间过压）有决定性帮助。

踩坑记录：在一次电机驱动调试中，系统偶尔会误触发过流保护。我们一开始怀疑是消隐窗口设得太短，于是盲目加大窗口，结果导致真正的故障到来时响应变慢。后来启用了事件捕获功能，发现误触发事件都集中在TBCTR=PRD（关断时刻）附近，而真正的过流发生在CTR=CMPA（开通后一段时间）。这让我们将排查重点放在了功率管关断时的电压尖峰吸收电路（Snubber）上，最终发现是一个电阻虚焊，导致关断电压振荡。没有事件捕获，这个问题的定位会困难得多。

4. 多模块协同与相位控制实战

数字比较子模块的威力在多个ePWM模块协同工作的复杂系统中更能体现。手册中给出了多个经典拓扑的应用示例，如多路Buck变换器、半桥和三相逆变器。这里我以同步控制两个Buck变换器和三相逆变器相位控制为例，深入讲解配置思路。

4.1 案例一：主从模式同步的Buck变换器

场景：两个Buck电路共输入电压，需要输出不同的电压，但要求它们的开关频率严格同步且相位可控（例如，交错并联以减小输入电流纹波）。

配置核心：

1. 主模块（EPWM1）：设置为时间基准源。TBCTL.SYNCOSEL = TB_CTR_ZERO，使其在计数器归零时产生同步输出脉冲（SYNCOUT）。
2. 从模块（EPWM2）：设置为接收同步。TBCTL.SYNCOSEL = TB_SYNC_IN，使其同步输入信号（SYNCI）来自主模块。关键一步：使能从模块的相位加载功能TBCTL.PHSEN = TB_ENABLE，并设置TBPHS寄存器为期望的相位差。
3. 相位差计算：如果主模块TBPRD=600，希望从模块领先主模块120度。则相位差计数值 = (相位差/360°) * TBPRD = (120/360)*600 = 200。因此设置EPwm2Regs.TBPHS.half.TBPHS = 200。

代码片段解析：

// EPWM1 主模块配置 EPwm1Regs.TBPRD = 600; // 设置周期 EPwm1Regs.TBPHS.half.TBPHS = 0; // 主模块相位为0 EPwm1Regs.TBCTL.bit.SYNCOSEL = TB_CTR_ZERO; // 在CTR=0时发出同步脉冲 EPwm1Regs.TBCTL.bit.PHSEN = TB_DISABLE; // 主模块自身不加载相位 // EPWM2 从模块配置 EPwm2Regs.TBPRD = 600; // 从模块周期与主模块相同 EPwm2Regs.TBPHS.half.TBPHS = 200; // 设置相位领先主模块200个计数（120度） EPwm2Regs.TBCTL.bit.SYNCOSEL = TB_SYNC_IN; // 同步信号来自输入 EPwm2Regs.TBCTL.bit.PHSEN = TB_ENABLE; // 使能同步时加载相位寄存器

这样，每当主模块计数器归零并发出同步脉冲时，从模块的计数器会立刻被加载为200，从而实现固定的120度相位差。两个Buck的开关管交替导通，有效平滑了输入总电流。

4.2 案例二：三相逆变器与数字比较事件联动

场景：一个三相永磁同步电机（PMSM）驱动系统，需要利用硬件保护快速响应过流，并在特定转子位置触发ADC采样进行电流环控制。

系统架构：

• ePWM1/3/5分别控制三相逆变器的上桥臂，ePWM2/4/6控制下桥臂（互补对称带死区）。
• 将三相电流采样后的比较器输出，连接到ePWM1/3/5的TZ1引脚（作为各相独立的下桥臂直通保护）。
• 将电机编码器的Z脉冲（每转一个）信号，连接到ePWM1的TZ2引脚，用于生成同步和ADC触发事件。

配置要点：

1. 过流保护（硬件强制）：配置ePWM1/3/5的DC子模块，将各自的TZ1信号映射为DCAEVT1，并配置DCAEVT1.force动作，在事件发生时立即将对应PWM输出强制为高阻态（TZCTL[DCAEVT1] = TZ_FORCE_HIZ），实现纳秒级关断。
2. 位置同步与采样：配置ePWM1的DC子模块，将TZ2信号（编码器Z脉冲）映射为DCAEVT2。
   • 通过DCAEVT2.sync信号同步所有6个ePWM模块的时基，确保每个电周期开始时所有PWM相位对齐。
   • 通过DCAEVT2.soc信号触发ADC，在准确的转子零位进行电流和电压采样，用于磁场定向控制（FOC）的坐标变换。
3. 消隐窗口设置：在PWM开关切换的瞬间（CTR=CMPA或CTR=CMPB附近）设置消隐窗口，滤除开关噪声对电流比较器信号的干扰，防止误保护。

实操心得：在多模块系统中，同步链路的规划很重要。通常建议采用“主-从-从”的链式或星形同步，避免形成环路。另外，所有需要同步的模块，其TBCLK必须同源同频（通过TBCLKSYNC位统一使能）。在初始化时，务必遵循手册推荐的顺序：先关闭全局中断和ePWM时钟同步(TBCLKSYNC=0)，配置所有寄存器，再开启时钟同步(TBCLKSYNC=1)，最后清除可能存在的虚假标志位并开启中断。这个顺序能避免因寄存器配置不同步而产生的不可预知行为。

5. 寄存器配置详解与避坑指南

数字比较子模块的功能实现，最终都落在对一系列寄存器的精确配置上。下面我将几个最核心、也最容易出错的寄存器配置逻辑梳理出来。

5.1 核心寄存器功能速查表

5.2 配置流程与常见问题排查

一个稳健的DC子模块配置流程应遵循以下步骤：

1. 初始化与全局设置：

   EALLOW; // 解除寄存器保护 SysCtrlRegs.PCLKCR0.bit.TBCLKSYNC = 0; // 1. 停止所有ePWM模块的时基时钟 EDIS; // 2. 在这里配置所有ePWM模块的寄存器，包括DC子模块 EALLOW; SysCtrlRegs.PCLKCR0.bit.TBCLKSYNC = 1; // 3. 同步启动所有时基时钟 EDIS;

2. DC子模块专项配置顺序： a.选择信号源：配置DCTRIPSEL和TZDCSEL，确定外部信号如何映射到四个事件。 b.配置滤波：如果需要，配置DCFCTL、DCFOFFSET、DCFWINDOW。务必计算好时间，避免窗口覆盖正常事件。 c.配置事件动作：配置DCACTL/DCBCTL，决定事件源（直通或滤波后），以及force信号的同步方式。 d.配置最终输出：配置TZCTL决定强制跳变行为，配置TZEINT决定是否产生中断，配置ETSEL决定是否触发ADC。 e.使能捕获（可选）：如果需要，配置DCCAPCTL使能事件捕获。

3. 常见问题排查清单：

   • 事件无触发：
     • 检查TZ引脚GPIO复用是否正确，是否配置为ePWM输入。
     • 用示波器测量TZ引脚实际电平，与TZCTL中配置的有效极性是否匹配。
     • 检查DCTRIPSEL和TZDCSEL寄存器，信号路径是否配置正确。
     • 如果使用了滤波，检查消隐窗口是否过长，意外屏蔽了事件。
   • 强制跳变不生效：
     • 检查TZCTL寄存器中对应事件的动作是否被设置为TZ_NO_CHANGE（无动作）。
     • 检查TZSEL寄存器中，是否将对应的事件选为One-Shot或Cycle-By-Cycle跳变源。
     • 确认DCACTL[EVT1FRCSYNCSEL]位，如果是紧急保护，应设置为异步（=0）以跳过同步延迟。
   • 中断不进入：
     • 检查TZEINT寄存器是否使能了对应事件的中断。
     • 检查PIE控制器中是否使能了EPWMxTZINT中断，并正确填写了中断向量表。
     • 在中断服务程序（ISR）中，是否清除了TZFLG标志位？不清除标志位会导致无法进入下一次中断。
   • ADC未按预期触发：
     • 检查ETSEL[SOCASEL/SOCBSEL]是否选择了正确的DC事件源。
     • 检查事件触发（ET）子模块本身的SOC计数器是否使能（ETPS[SOCACNT]不为0）。
     • 确认ADC模块的SOC触发源是否配置为对应的ePWM SOC。

最后一点体会：数字比较子模块将硬件比较的快速性与软件配置的灵活性完美结合。它的精髓在于“硬件决策，软件定义”。在系统设计初期，就要和硬件工程师充分沟通，明确哪些保护必须用硬件强制实现，哪些事件可以交给中断处理，哪些信号需要滤波，并据此规划好TZ引脚和寄存器配置。把它用好了，你的电力电子系统就从“功能实现”迈向了“可靠与鲁棒”。