1. 项目概述：从“会配置”到“懂原理”的ePWM进阶之路

在嵌入式电机控制、数字电源或者任何需要精确功率调制的领域，PWM（脉冲宽度调制）技术是工程师手中的“画笔”，而像TI C2000系列DSP中的增强型PWM（ePWM）模块，则是一套功能齐全、性能强大的“专业画具”。很多工程师在项目初期，可能只是照着例程配置几个寄存器，让电机转起来、让电源有输出，就觉得任务完成了。但当你遇到多通道同步精度不够、波形出现毛刺、或者想在运行时动态调整相位时，如果对ePWM底层的时间基准（TB）和计数器比较（CC）子模块一知半解，调试过程就会变得异常痛苦，甚至可能归咎于硬件问题。

实际上，ePWM的灵活与强大，正源于其清晰、模块化的架构。时间基准子模块是整个ePWM的“心脏”和“节拍器”，它决定了PWM波的频率、相位和同步关系；而计数器比较子模块则是“指挥家”，它根据“节拍器”的节奏，在精确的时刻发出“动作指令”，最终由动作限定子模块执行，形成我们需要的PWM波形。理解这两个子模块，是解锁ePWM高级应用，如移相全桥、交错并联、多轴同步控制等的钥匙。本文将抛开枯燥的寄存器列表，从实际应用的角度，深入解析TB和CC子模块的工作原理、配置要点以及那些手册上不会写的实战经验，目标是让你不仅能配置ePWM，更能驾驭它。

2. 核心模块深度解析：时间基准（TB）与计数器比较（CC）如何协同工作

在深入细节之前，我们必须建立一个顶层的认知框架。ePWM模块不是一个黑盒，它是一系列功能子模块的精密组合。对于生成PWM波这个核心任务，时间基准（TB）子模块和计数器比较（CC）子模块构成了最基础的闭环。

你可以把整个ePWM想象成一个高级的定时器系统。TB子模块的核心是一个可编程的计数器（TBCTR）和它的“蓝图”（TBPRD，周期寄存器）。这个计数器按照你设定的模式（递增、递减、递增-递减）和时钟（TBCLK）周而复始地运行，它的每一次循环，就定义了一个PWM周期。而CC子模块则像两个预设的闹钟（CMPA和CMPB寄存器），它们时刻盯着TB子模块的计数器值。当计数器值“走到”闹钟设定的时刻，CC子模块就会发出一个“时间到”的事件信号（CTR = CMPA 或 CTR = CMPB）。

这些事件信号被送到动作限定（AQ）子模块，AQ子模块的规则是：“当XX事件发生时，对EPWMxA或EPWMxB输出引脚执行YY动作（置高、拉低、翻转）”。于是，通过合理设置CMPA/CMPB的值，并配置AQ在对应事件上的动作，我们就能在引脚上产生边沿位置精确可控的PWM波形。CMPA/CMPB的值直接决定了脉冲的宽度（占空比）。这就是ePWM生成波形的核心流水线：TB计数 -> CC比较产生事件 -> AQ执行动作。

2.1 时间基准（TB）子模块：系统的节拍器与同步核心

时间基准子模块是ePWM所有时序的源头，它的稳定与精确，直接决定了整个PWM系统的性能。

2.1.1 核心寄存器与信号通路

TB子模块的配置围绕几个关键寄存器展开，理解它们的关系至关重要：

• TBCTR (Time-Base Counter Register)：16位核心计数器，硬件自动递增/递减，软件可读可写（常用于同步或强制操作）。
• TBPRD (Time-Base Period Register)：周期寄存器，定义计数器的计数上限，是计算PWM频率的关键。
• TBCTL (Time-Base Control Register)：控制寄存器，包含模式选择、时钟预分频、同步使能等关键控制位。
• TBPHS (Time-Base Phase Register)：相位寄存器，用于在同步事件发生时，加载一个特定的值到TBCTR，实现模块间的相位差控制。
• TBCLK (Time-Base Clock)：时间基准时钟，由系统时钟SYSCLKOUT经过预分频得到，是TBCTR计数的基本时间单位。

其信号通路可以简化为：系统时钟SYSCLKOUT -> 预分频器（由TBCTL[CLKDIV]和[HSPCLKDIV]控制）-> 产生TBCLK -> 驱动TBCTR计数器在0到TBPRD之间循环计数。在循环过程中，硬件会实时比较TBCTR的值，并产生两个重要的周期事件信号：CTR = PRD（计数器等于周期值）和CTR = ZERO（计数器等于0）。这两个信号不仅是模块内部状态切换的触发器，也是同步其他模块和触发中断/ADC转换的关键。

注意：TBPRD寄存器通常带有“影子寄存器”机制。默认情况下（TBCTL[PRDLD]=0），我们软件写入的是影子寄存器，硬件会在CTR=ZERO的时刻自动将影子寄存器的值加载到生效的“活动寄存器”中。这保证了在PWM周期中间修改周期值时，不会导致当前周期波形畸变，是实现无毛刺动态频率调整的基础。除非有特殊需求（如调试），否则建议保持影子模式。

2.1.2 三种计数模式详解与选择策略

TB子模块支持三种计数模式，选择哪种模式直接影响PWM波形的对称性和事件触发次数。

1. 递增计数模式 (Up-Count Mode)：

   • 工作流程：TBCTR从0开始递增，达到TBPRD值后，在下一个时钟沿复位到0，重新开始递增。
   • 波形特性：产生非对称PWM波形。每个PWM周期内，CTR=CMPx事件只发生一次。
   • 周期公式：Tpwm = (TBPRD + 1) * Ttbclk；Fpwm = 1 / Tpwm。
   • 应用场景：适用于普通的单边沿调制（例如，只在计数器等于CMPA时拉高，等于周期时拉低）。常见于简单的LED调光、蜂鸣器驱动等对波形对称性无要求的场合。

2. 递减计数模式 (Down-Count Mode)：

   • 工作流程：TBCTR从TBPRD值开始递减，达到0后，在下一个时钟沿重新加载TBPRD值，开始递减。
   • 波形特性：同样产生非对称PWM波形。每个周期内CTR=CMPx事件也只发生一次。
   • 周期公式：与递增模式相同，Tpwm = (TBPRD + 1) * Ttbclk。
   • 应用场景：与递增模式类似，但计数方向相反。在某些特定的控制算法或与其他模块的配合上，可能选用此模式以简化逻辑。

3. 递增-递减计数模式 (Up-Down-Count Mode)：

   • 工作流程：TBCTR从0递增至TBPRD，然后立即转为递减，回到0后再次转为递增，如此循环。
   • 波形特性：产生对称PWM（中心对齐PWM）波形。这是电机控制和数字电源中最常用的模式。关键点在于，每个PWM周期内，CTR=CMPx事件会发生两次（一次在递增过程，一次在递减过程），除非CMPx等于0或TBPRD。
   • 周期公式：Tpwm = 2 * TBPRD * Ttbclk；Fpwm = 1 / Tpwm。注意这里系数是2，且没有+1。
   • 应用场景：三相电机FOC控制（中心对齐PWM能减少谐波，降低开关损耗）、全桥/半桥拓扑（便于生成带死区的互补对称波形）、任何需要对称PWM的场合。这是高性能功率控制的首选模式。

实操心得：模式选择与死区生成：在递增-递减模式下，利用CTR=CMPA在递增和递减时各触发一次的特性，可以非常方便地与死区模块（DB）配合，生成带死区的互补对称PWM（例如，驱动一个半桥的上下管）。而在递增模式下，生成互补PWM通常需要两个比较寄存器（CMPA和CMPB）并配合复杂的AQ设置，且波形是非对称的。

2.1.3 同步机制：构建多模块精密时序系统的关键

单个ePWM模块能力有限，真正的威力在于多个ePWM模块的协同工作。TB子模块的同步输入（EPWMxSYNCI）和同步输出（EPWMxSYNCO）信号构成了一个���步链。

• 同步链：通常，ePWM1的SYNCI来自外部引脚（或其它外设），其SYNCO输出连接到ePWM2的SYNCI，ePWM2的SYNCO再连接到ePWM3，以此类推。这样就形成了一个主从同步链。
• 同步事件：当从模块检测到SYNCI脉冲时，如果其TBCTL[PHSEN]位使能，它会立即（在下一个TBCLK边沿）将TBPHS相位寄存器的值加载到自己的TBCTR中。这就实现了多个模块计数器之间的精确相位对齐或相位偏移。
• 相位控制：通过为不同模块设置不同的TBPHS值，可以让它们的PWM波形产生固定的相位差。例如，在三相逆变器中，设置三个ePWM模块的TBPHS相差120度（对应TBPRD的1/3），即可直接生成三相相位互差120度的PWM波，软件无需复杂计算和延时。
• 全局时钟同步 (TBCLKSYNC)：除了计数器同步，还有一个更基础的“起跑线”同步。通过配置系统控制寄存器中的TBCLKSYNC位，可以让所有ePWM模块的TBCLK时钟在同一个上升沿同时开始运行。标准初始化顺序是：1) 使能各ePWM模块时钟；2) 置TBCLKSYNC=0（停止所有TBCLK）；3) 配置所有ePWM模块的TBCTL（包括预分频）；4) 置TBCLKSYNC=1（同时启动所有TBCLK）。这确保了所有模块的计时基准从第一刻起就是对齐的。

避坑指南：同步事件导致的比较事件丢失：这是一个手册提及但容易被忽略的致命细节。参考图3-14的注释：当一个外部同步事件（EPWMxSYNCI）发生时，它会强制加载TBPHS到TBCTR，导致计数器值发生跳变。如果这个跳变“跳过”了CMPA或CMPB的设定值，那么本应发生的CTR=CMPx事件就会被错过。例如，在递增模式下，TBCTR正在从2向3计数，CMPA=3。此时一个同步事件将TBCTR强制加载为5，那么“等于3”这个事件就永远不会发生。在设计同步逻辑时，必须考虑这一点，避免将比较值设置在可能被同步事件跳过的区间。通常的实践是，在同步后，由软件重新计算并装载新的CMPx值。

2.2 计数器比较（CC）子模块：精准的时刻触发器

如果说TB子模块定义了时间的“尺子”，那么CC子模块就是在尺子上做“标记”的工具。它本身不产生动作，只负责在预设的“时刻”发出事件信号。

2.2.1 影子寄存器机制与无毛刺更新

CC子模块的核心是两个16位比较寄存器：CMPA和CMPB。它们同样采用了影子寄存器机制，这对于实时控制至关重要。

• 活动寄存器与影子寄存器：硬件实时比较使用的是“活动寄存器”的值。我们软件通过内存地址写入的，默认是“影子寄存器”（由CMPCTL[SHDWAMODE]和[SHDWBMODE]控制）。
• 加载时机：影子寄存器的值会在特定的“安全时刻”自动加载到活动寄存器。加载时机由CMPCTL[LOADAMODE]和[LOADBMODE]位配置，通常可选：
  • CTR=ZERO时加载
  • CTR=PRD时加载
  • CTR=ZERO或CTR=PRD时加载（即两者任一事件发生时）
• 为何重要：在电机控制中，我们经常需要在下一个PWM周期更新占空比（即CMPA/CMPB的值）。如果在计数器运行到一半时直接写入活动寄存器，可能导致当前周期内比较点突变，输出脉宽异常，在功率电路中会引发严重的电流尖峰甚至炸管。影子寄存器机制确保了更新只发生在周期开始或结束的“安全区”，实现了无毛刺、平滑的占空比更新。

2.2.2 比较事件与计数模式的关联

CC子模块的行为与TB的计数模式紧密耦合，理解这种耦合是正确配置占空比的关键。

• 在递增或递减模式下：计数器单向变化，因此每个PWM周期内，CTR=CMPA和CTR=CMPB事件各只会发生一次。这适用于生成非对称PWM。
• 在递增-递减模式下：计数器先增后减。因此，如果CMPA的值在0和TBPRD之间（不包括两端），那么每个PWM周期内，CTR=CMPA事件会发生两次：一次在递增过匹配点时，一次在递减过匹配点时。如果CMPA等于0或TBPRD，则只会在计数器等于该值时触发一次（因为计数器在转折点不停留）。
• 计算占空比：
  • 递增模式：占空比 = CMPA / (TBPRD + 1)
  • 递增-递减模式：这是最需要小心的。假设我们需要一个占空比为D的对称PWM。通常，我们设置CMPA的值，使得脉冲的上升沿和下降沿关于周期中心对称。在这种情况下，高电平时间对应于计数器从0到CMPA（递增）和从CMPA到0（递减）这两段时间。但更常见的做法是，通过AQ模块配置在CTR=CMPA（递增）时拉高，在CTR=CMPA（递减）时拉低。这样，高电平时间就是2 * CMPA * Ttbclk。因此，占空比 D = (2 * CMPA) / (2 * TBPRD) = CMPA / TBPRD。这个公式直观得多：在对称模式下，CMPA直接决定了高电平时间占半个周期（从0到TBPRD）的比例。

注意事项：CMPx值超出范围：如果设置的CMPA或CMPB值大于当前的TBPRD，在递增模式下，该比较事件将永远不会发生（因为计数器永远达不到这个值）。在递增-递减模式下，如果CMPA > TBPRD，则递增过程中的比较事件不会发生，但递减过程如果从TBPRD向下减会经过CMPA吗？不会，因为计数器最大只到TBPRD。所以，确保CMPx的值在0到TBPRD之间（对于对称模式，通常严格在0到TBPRD之间）是软件的责任，硬件不会报错，只会导致预期的动作不触发。

3. 从理论到实践：配置一个中心对齐PWM的完整流程

让我们以一个具体的例子来串联TB和CC子模块的知识点：配置ePWM1模块，产生一个频率为10kHz，占空比为30%的中心对齐PWM波，从EPWM1A引脚输出。

已知条件：系统时钟 SYSCLKOUT = 100 MHz。

3.1 计算与配置时间基准（TB）子模块

1. 确定计数模式：选择递增-递减模式以生成中心对齐PWM。设置TBCTL[CTRMODE] = 2（Up-Down Count）。
2. 计算时间基准时钟TBCLK与周期值TBPRD：
   • 目标PWM频率Fpwm = 10 kHz。
   • 在递增-递减模式下，周期公式为Tpwm = 1/Fpwm = 2 * TBPRD * Ttbclk。
   • 我们需要先确定TBCLK的频率。假设我们不使用高频预分频（HSPCLKDIV），只使用低速预分频（CLKDIV）。为了获得较高的计数分辨率，我们让TBCLK尽量快。设置TBCTL[CLKDIV] = 0（/1），TBCTL[HSPCLKDIV]=0（/1）。则TBCLK = SYSCLKOUT = 100 MHz，Ttbclk = 10 ns。
   • 代入公式：TBPRD = (1 / Fpwm) / (2 * Ttbclk) = (1e-4) / (2 * 1e-8) = 5000。
   • 检查：TBPRD=5000，小于16位寄存器最大值65535，可行。实际PWM频率为1/(2*5000*10ns) = 10 kHz，精确。
   • 设置TBPRD = 5000。
3. 配置同步：本例为单模块运行，不需要外部同步。设置TBCTL[PHSEN] = 0（禁用相位加载）。同步输出TBCTL[SYNCOSEL]可以设为禁用或默认。
4. 配置影子寄存器：保持TBCTL[PRDLD] = 0，使用TBPRD影子寄存器模式，实现周期值的安全更新。

3.2 计算与配置计数器比较（CC）子模块

1. 计算比较值CMPA：
   • 对于中心对齐PWM，占空比D = CMPA / TBPRD。
   • 目标占空比 = 30% = 0.3。
   • 因此，CMPA = 0.3 * TBPRD = 0.3 * 5000 = 1500。
   • 设置CMPA = 1500。CMPB在本例中未使用，可设为0或忽略。
2. 配置影子寄存器与加载模��：
   • 设置CMPCTL[SHDWAMODE] = 0，使能CMPA影子寄存器。
   • 设置CMPCTL[LOADAMODE] = 0（或1），表示在CTR=ZERO时（或CTR=PRD时）将影子寄存器的值加载到活动寄存器。对于中心对齐模式，两者皆可，因为每个周期都有这两个事件。通常选择CTR=ZERO。
   • CMPCTL[SHDWBMODE]和[LOADBMODE]根据CMPB的使用情况配置。

3.3 配置动作限定（AQ）子模块以生成波形

CC子模块产生了CTR=CMPA事件，但需要AQ子模块来翻译成具体的引脚动作。

1. 确定波形需求：我们需要一个中心对齐的PWM，即高电平脉冲位于每个周期的中心。在递增-递减模式下，一个常见的配置是：
   • 在CTR=CMPA递增时：将EPWM1A拉低（Clear）。
   • 在CTR=CMPA递减时：将EPWM1A拉高（Set）。
   • 这样，输出波形在每个周期开始和结束时为低电平，在CMPA时刻（递增）拉低，在CMPA时刻（递减）拉高，形成一个以周期中心对称的高电平脉冲。注意：这是“低-高-低”的脉冲。另一种常见配置（高-低-高）动作相反。
2. 配置AQCTLA寄存器：
   • AQCTLA[ZRO] = 0(Do nothing on CTR=Zero)
   • AQCTLA[PRD] = 0(Do nothing on CTR=PRD)
   • AQCTLA[CAU] = 1(Clear EPWM1A when CTR=CMPA on up-count)
   • AQCTLA[CAD] = 2(Set EPWM1A when CTR=CMPA on down-count)
   • AQCTLA[CBU]和[CBD]未使用，设为0。

经过以上配置，上电初始化后，EPWM1A引脚就会输出一个10kHz，占空比30%的中心对齐PWM波。通过在线修改CMPA影子寄存器的值（例如，从1500改为3000），并在下一个PWM周期开始时（CTR=ZERO）自动生效，就能实现占空比从30%到60%的无毛刺平滑切换。

4. 高级应用与实战问题排查

掌握了基础配置后，面对复杂系统时，以下几个高级主题和常见问题至关重要。

4.1 多模块同步与相位控制实战

在三相逆变器或交错并联Boost电路中，需要多个ePWM模块输出具有固定相位差的PWM。

• 方案：使用同步链。将ePWM1配置为主模块（Master），其SYNCO输出选择CTR=ZERO事件。将ePWM2和ePWM3配置为从模块（Slave），使能相位加载（TBCTL[PHSEN]=1），并将它们的SYNCI连接到前一个模块的SYNCO。
• 设置相位差：假设需要120度相位差，TBPRD=5000（对应360度）。则120度对应的相位偏移为5000 * 120 / 360 ≈ 1667。
  • 设置 ePWM1:TBPHS1 = 0
  • 设置 ePWM2:TBPHS2 = 1667
  • 设置 ePWM3:TBPHS3 = 3334(或 -1667，取决于方向)
• 关键步骤：在初始化时，必须先启动所有从模块的时钟并完成基本配置，但保持TBCLKSYNC=0。然后，最后再配置并启动主模块ePWM1，或者通过软件强制同步（TBCTL[SWFSYNC]）来触发第一次同步。这样可以确保从模块在收到第一个同步脉冲时，能正确加载预设的相位值，而不是一个随机值。

4.2 常见问题排查速查表

在实际调试中，ePWM模块不出波、波形不对是家常便饭。下面是一个快速排查的思路清单：

4.3 性能优化与资源考量

• 分辨率与频率的权衡：PWM的分辨率（即占空比可调节的最小步进）取决于计数器位数（16位）和TBPRD的值。分辨率 = 1 / TBPRD（对称模式）。TBPRD越大，分辨率越高，但能实现的最高PWM频率越低（因为Fpwm ∝ 1/TBPRD）。在100MHz系统时钟下，若TBPRD取最大值65535，对称模式下的最低频率约为100e6 / (2 * 65535) ≈ 763 Hz，分辨率高达1/65535。若需要20kHz的电机控制频率，TBPRD约为2500，分辨率约为1/2500。需要根据应用在频率和精度间取舍。
• 影子寄存器的使用策略：为了确保多个比较值同时更新（例如在FOC控制中同时更新三相的CMPA），可以将所有CMPA的影子寄存器更新好后，再通过一次同步事件（如软件强制同步SWFSYNC）来触发所有模块同时加载。这比依赖各自的CTR=ZERO事件更精确，因为各模块的CTR=ZERO时刻可能有细微差异。
• HRPWM扩展：对于需要极高PWM分辨率（皮秒级）的应用，如数字电源的轻载效率优化，可以启用高分辨率PWM（HRPWM）扩展。它通过微边沿定位器（MEP）在传统数字PWM的时钟边沿之间再插入精细的延时，从而大幅提升占空比和相位分辨率。这需要用到CMPAHR、TBPRDHR等扩展寄存器，并注意其特定的配置顺序和校准流程。

理解ePWM的时间基准和计数器比较子模块，就像掌握了乐���和节拍。剩下的动作限定、死区、错误联防等子模块，则是不同的演奏技巧。从这些基础出发，你才能设计出稳定、高效、同步精密的功率控制系统，而不是仅仅让电机转起来而已。在实际项目中，多结合示波器观察波形，多利用芯片的寄存器实时调试窗口，将理论上的信号流与实际的电压波形对应起来，是快速定位和解决问题的唯一捷径。