• 目录

前言

一、电流互感器标准 T 型等效电路（误差底层模型）

1.1 等效拓扑结构

1.2 等效电路电流矢量关系

二、参数一：同相分量（比值差f，单位 %）

2.1 标准定义与计量意义

2.2 物理产生机理

2.3 差值同步采样测量原理（校验仪标准实现方案）

2.3.1 硬件接线基准法

2.3.2 数字信号解算逻辑（XC7A35T FPGA 实现）

2.3.3 主控软件换算

三、参数二：正交分量（相位差\(\delta\)，单位分′，俗称正闪分量）

3.1 定义与单位换算

3.2 标准数学公式

3.3 物理产生机理

3.4 完整测量工程实现

3.4 硬件链路

3.5 FPGA 数字运算流程

3.6 STM32 校准补偿

四、参数三：二次串联阻抗\(Z=R_2+jX_2\)（单位 Ω）

4.1 物理构成与误差作用

4.2 标准复数测量模型

4.3 硬件激励采集实现

4.4 FPGA 与主控解算流程

五、参数四：励磁并联导纳\(Y=G+jB\)（单位 mS 毫西门子）

5.1 概念与铁芯损耗机理

5.2 标准测量工况（强制二次开路）

5.3 硬件切换时序实现

5.4 数字解算与工程价值

六、四大参数内在耦合逻辑（误差完整闭环）

七、XC7A35T + STM32H7 整机统一测量实现全流程

7.1 系统硬件分层架构

7.2 FPGA 核心数字处理完整流程

7.3 STM32 软件完整业务流程

7.4 整机多级校准体系（保障 0.02 级测量精度）

八、工程落地关键优化与避坑要点

前言

电流互感器（CT）作为电能计量、继电保护系统核心传感设备，其传变精度直接决定贸易结算准确性与保护动作可靠性。依据 JJG169-2010《电流互感器》国家计量检定规程，互感器误差与铁芯、绕组物理特性深度绑定，行业统一划分四大核心特征参数：同相分量（比值差）、正交分量（相位差，俗称正闪分量）、二次串联阻抗、励磁并联导纳。 前两者为设备计量检定输出型误差指标，直接表征电流幅值、相位传变偏差；后两者为互感器内部硬件固有底层参数，是产生计量误差的物理根源。本文从 T 型等效电路切入，完整推导四大参数物理机理、标准数学公式，结合 XC7A35T FPGA+STM32H7 主控校验仪平台，详述每一项参数硬件采集、数字信号处理、软件解算全流程工程实现方案。

一、电流互感器标准 T 型等效电路（误差底层模型）

1.1 等效拓扑结构

理想互感器不存在励磁分流、绕组压降，一次电流严格按额定变比等比例传输至二次侧，幅值、相位完全无偏差。实际工业 CT 存在铁芯磁滞涡流损耗、绕组电阻与漏感，采用行业通用 T 型等效电路建模：

1.2 等效电路电流矢量关系

二、参数一：同相分量（比值差f，单位 %）

2.1 标准定义与计量意义

同相分量又称比值差，是互感器二次电流幅值相对理论理想值的百分比偏差。因误差矢量与工频 50Hz 基波电流矢量相位完全重合，行业命名为同相分量，是有功电能计量核心误差指标。JJG169-2010 规程标准定义公式：

式中： K：互感器额定变比；\(I_1\)：一次侧实际工频电流有效值；\(I_2\)：二次实测电流有效值。 数值判定规则：

1. \(f<0\)：绝大多数常规铁芯 CT，励磁分流导致二次输出电流小于理论值；
2. \(f>0\)：带容性补偿绕组、计量专用补偿型互感器，二次幅值偏大。

2.2 物理产生机理

由励磁导纳Y有功电导G主导，励磁支路分流有功分量，从总电流中剥离一部分能量用于铁芯磁滞、涡流发热损耗，直接造成二次负载电流幅值降低；二次串联阻抗\(R_2\)产生阻性压降，使励磁支路端电压下降，励磁电流小幅变化，进一步放大比值偏差。负载阻抗越大，阻抗压降越高，同相分量绝对值越大，计量误差越严重。 电能计量层面，同相分量直接造成有功电量多计或少计，0.02 级高精度计量 CT 要求全负载、全电流下同相分量绝对值不超过 0.02%。

2.3 差值同步采样测量原理（校验仪标准实现方案）

2.3.1 硬件接线基准法

采用 0.01 级标准参考 CT 与被测 CT 一次侧串联，两者一次电流\(\dot I_1\)完全相等。标准 CT 无理论误差，二次输出\(\dot I_0\)为真值；被测 CT 输出\(\dot I_x\)带固有误差。两组二次绕组反向对接，生成差值电流：

\(\Delta \dot I = K\cdot \dot I_x - \dot I_0\)

差值电流\(\Delta \dot I\)仅包含互感器幅值、相位误差分量，消除一次电流本身幅值波动带来的测量干扰，大幅提升检测精度。

2.3.2 数字信号解算逻辑（XC7A35T FPGA 实现）

1. 模拟链路：差值电流、标准电流分别经 I/V 转换、PGA 程控放大、8kHz 抗混叠 RC 滤波，送入 24bit AD7190 Σ-Δ 同步 ADC；
2. 同步采集：FPGA 输出统一 SYNC 时钟，多路 ADC 同步采样，避免采样时序错位引入相位、幅值误差；
3. 50Hz DPLL 数字锁相环：锁定标准电流基波相位，生成正交同步正弦、余弦解调基准；
4. 2048 点定点 FFT：对采样波形做傅里叶变换，仅提取 50Hz 基波复数分量，滤除 3/5/7 次谐波、开关电源高频干扰；
5. 矢量实轴提取：基波复数实部为同相分量载体，标准电流实部\(I_{0r}\)、差值电流实部\(\Delta I_r\)代入比值公式定点运算：

\(f_{raw}=\frac{\Delta I_r}{I_{0r}} \times 10000\)

FPGA 放大 10000 倍定点存储，保留 0.01% 最小分辨力，通过 FIFO 传输至 STM32H7 主控。

2.3.3 主控软件换算

STM32H 读取定点原始数据，结合产线 Flash 存储的通道增益、零点校准系数做浮点修正，输出最终同相分量百分比，上传上位机显示、存储检定报表。

三、参数二：正交分量（相位差\(\delta\)，单位分′，俗称正闪分量）

3.1 定义与单位换算

正交分量国标名称为相位差，行业俗称正闪分量。误差矢量与 50Hz 基波电流矢量垂直正交，老式指针式校验仪中该分量会使指针正向偏转，由此得名。表征一次、二次电流矢量之间角度偏移量，直接影响无功电能计量精度。 角度换算标准：\(1^\circ=60\)分（′），计量 CT 相位差允许误差单位统一采用 “分”。 矢量判定基准：以一次电流矢量为 0 相位参考；

1. 二次电流滞后一次电流 → \(\delta\)为正值（正分）；
2. 二次电流超前一次电流 → \(\delta\)为负值（负分）。

3.2 标准数学公式

经 DPLL、FFT 提取基波复数虚部（正交误差载体）\(\Delta I_i\)，标准电流实部\(I_{0r}\)，相位偏移弧度：

\(\delta_{rad}=\arctan\left(\frac{\Delta I_i}{I_{0r}}\right)\)

弧度转换为角度分：

\(\delta_{min} = \delta_{rad} \times \frac{180}{\pi} \times 60\)

3.3 物理产生机理

励磁支路电纳B为无功磁化分量，磁化电流滞后有功损耗电流 90°，形成垂直正交分流；二次绕组漏感\(X_2\)产生感性压降，使二次整体电流相位进一步滞后，叠加扩大相位偏移。功率因数越低（无功占比越高），正交分量带来的无功计量偏差越明显，光伏并网、变电站无功计量 CT 对正交分量管控严格。

3.4 完整测量工程实现

3.4 硬件链路

与同相分量共用一套标准 CT 差值采集模拟前端，无需额外硬件，仅依靠 FPGA 数字矢量分解区分实、虚轴分量，降低整机 BOM 成本。

3.5 FPGA 数字运算流程

1. DPLL 输出同步正弦、余弦基准，分别与采样波形相乘，完成正交同步解调；
2. FFT 输出基波复数虚部\(\Delta I_i\)，代表纯相位误差；
3. 内置 16bit 定点反正切查找表 LUT，避免实时浮点除法高资源开销，查表输出弧度值；
4. 流水线完成弧度→角度→分单位换算，定点压缩存入 FIFO 缓存；

3.6 STM32 校准补偿

读取原始正交定点数据，叠加整机零点偏移、高低温温漂修正系数，输出最终相位差分，超限判定后声光报警，符合 JJG169 检定等级阈值则判定合格。

四、参数三：二次串联阻抗\(Z=R_2+jX_2\)（单位 Ω）

4.1 物理构成与误差作用

二次串联阻抗是互感器二次绕组固有无源串联参数，分为两部分：

1. \(R_2\)：绕组纯铜导线直流电阻，温度每升高 1℃，电阻上升约 0.393‰；
2. \(X_2\)：绕组匝间漏感对应的 50Hz 工频感抗，匝数越多漏感越大。 工作机理：二次负载回路流过\(\dot I_2\)时，阻抗产生串联压降\(\dot U=\dot I_2 \cdot \dot Z\)，直接改变励磁节点两端电压，励磁分流电流同步变化，同步放大同相、正交两类计量误差。二次负载越大，阻抗压降越显著，CT 精度衰减越严重；继电保护 CT 在短路大电流工况下，阻抗压降会造成铁芯提前饱和，引发保护误动、拒动。

4.2 标准复数测量模型

校验仪向 CT 二次绕组通入标准 50Hz 恒定工频测试小电流\(\dot I_{test}\)，同步采集绕组两端复数电压\(\dot U\)，阻抗复数运算公式：

\(\dot Z=\frac{\dot U}{\dot I_{test}},\quad R_2=\mathrm{Re}(\dot Z),\quad X_2=\mathrm{Im}(\dot Z)\)

阻抗模值：\(|Z|=\sqrt{R_2^2+X_2^2}\)。

4.3 硬件激励采集实现

1. FPGA 内置 50Hz DDS 数控正弦波发生器，输出低频标准波形；
2. 后端 DAC 数模转换 + 精密功率恒流源电路，输出幅值稳定无畸变测试电流，消除电流波动带来测量误差；
3. 分压采样电路同步采集 CT 二次两端电压，送入多路 ADC 同步通道；
4. 模拟前端增加隔离运放，防止激励回路与差值采集回路串扰。

4.4 FPGA 与主控解算流程

1 FFT 提取测试电流、测试电压 50Hz 基波实虚部； 2 复数除法流水线计算电阻、电抗定点原始值； 3 数据送入 FIFO，STM32 读取后匹配精密标准电阻出厂刻度校准系数，输出真实\(R_2、X_2\)数值； 4 工程判定：对比设计标准阻抗区间，数值偏大判定绕组老化、匝间短路；数值接近 0 判定绕组完全短路；开路状态阻抗无穷大，直接报断线故障。

五、参数四：励磁并联导纳\(Y=G+jB\)（单位 mS 毫西门子）

5.1 概念与铁芯损耗机理

励磁导纳并联在 T 型等效中间节点，是互感器先天核心误差源，表征铁芯磁化与损耗特性：

1. 励磁电导G：对应铁芯磁滞、涡流有功损耗，产生发热，消耗有功能量；
2. 励磁电纳B：对应铁芯无功磁化，建立交变磁场，不消耗有功功率。 导纳数值越大，同等一次电流下励磁分流越强，二次输出电流缺失越严重，同相、正交误差同步超标；铁芯进入饱和区间时，磁导率急剧下降，导纳Y呈指数式增大，CT 完全丧失计量精度。单位采用毫西门子 mS，\(1\mathrm{S}=1000\mathrm{mS}\)。 复数标准定义：\(\dot Y=\frac{\dot I_{exc}}{\dot U_{exc}}\) \(\dot I_{exc}\)：励磁分流电流；\(\dot U_{exc}\)：励磁支路两端电压。

5.2 标准测量工况（强制二次开路）

正常计量检测时，CT 二次接负载，励磁电流与负载电流叠加，无法单独分离；测量励磁导纳必须断开二次外接负载，使二次回路完全开路，此时全部转换电流\(I_M\)流入励磁支路，\(I_2=0\)，采样信号仅包含励磁分量，实现\(G、B\)独立解算。

5.3 硬件切换时序实现

1. FPGA 输出 IO 控制光耦隔离干簧继电器，两套时序模式互锁： 模式 1（计量模式）：继电器闭合，二次接标准负载，用于测同相、正交； 模式 2（励磁导纳模式）：继电器断开，二次完全开路，禁止带载测导纳，防止 CT 高压击穿绕组；
2. 一次侧通入额定检定电流，同步采集励磁支路电压、电流两路模拟信号； 3 模拟链路增加高压保护 TVS 管，开路工况感应高压泄放，损坏 ADC 与运放。

5.4 数字解算与工程价值

FPGA 对开路采样信号 FFT 提取基波复数，执行复数除法分离有功电导G、无功电纳B；STM3 读取校准后输出毫西门子数值。 工程核心用途：

1. 出厂铁芯品质筛选，导纳超标判定铁芯退火工艺不合格、磁材劣质；
2. 设备老化检测，长期运行导纳上升代表铁芯受潮、磁性能劣化；
3. 继电保护参数计算，依托Y绘制 10% 误差曲线、复合误差曲线；
4. 区分误差来源：整机误差偏大，可通过 Z、Y 测量判定是绕组负载导致，还是铁芯先天磁性能缺陷。

六、四大参数内在耦合逻辑（误差完整闭环）

1. 底层硬件固有参数：励磁导纳Y（铁芯先天特性，误差根源）、二次阻抗Z（绕组后天回路放大项）；
2. 表象计量输出参数：同相分量（幅值偏差）、正交分量（相位偏差）； 3 完整传导链路：一次电流→理想变比→励磁节点分流（Y产生原始误差）→二次阻抗压降（Z放大误差）→最终输出幅值、相位偏差； 4 设备检测逻辑分层： ① 出厂计量检定：闭合二次负载，测量同相、正交分量，判定是否满足 0.02/0.2 级精度； ② 绕组故障检测：断开标准 CT，恒流注入二次，测量\(R、X\)，排查短路、断线、老化； ③ 铁芯性能检测：二次开路，测量\(G、B\)，筛选磁材、评估饱和特性。

七、XC7A35T + STM32H7 整机统一测量实现全流程

7.1 系统硬件分层架构

1. 模拟前端层：差值 I/V 转换、PGA、8kHz 抗混叠 RC、AD7190 同步 ADC、DDS 恒流激励、光耦继电器切换、高压 TV 保护；
2. FPGA 信号处理层（XC7A35T-1CPG236，50MHz 系统时钟）：ADC 同步驱动、50Hz DPLL 锁相环、2048 定点 FFT、矢量实虚部分解、DDS 正弦发生、继电器时序控制、异步 FIFO 缓存、AXI-Lite 外部总线；
3. 主控业务层（STM32H743）：AXI-Lite 读写 FPGA 定点原始数据、定点浮点换算、Flash 存储多通道校准系数、三种测量模式切换、串口 / 网路上位机数据上传、LCD 人机交互、超限报警逻辑。

7.2 FPGA 核心数字处理完整流程

1. 多通道同步 ADC 采样，CIC + 半带数字滤波抑制 Σ-Δ 调制噪声； 2 DPLL 锁定标准 CT 基波，生成正交 sin/cos 解调基准； 3 FFT 提取 50Hz 单一基波，滤除全次谐波干扰； 4 流水线并行计算：同相定点值、正交反正切定点值、阻抗 R/X、励磁 G/B； 5 测量结果打包 64bit 数据存入异步 FIFO，等待 STM32 读取； 6 接收主控模式寄存器指令，切换误差 / 阻抗 / 导纳硬件时序。

7.3 STM32 软件完整业务流程

1 上电初始化：GPIO、UART、ETH、AXI 外部总线，读取 Flash 分区存储的出厂通道增益、零点、温漂校准系数； 2 上位下发测量指令，向 FPGA 寄存器写入模式字； 3 延时等待 ADC 采集、FPGA 运算完成； 4 DMA 批量读取 FIFO 内 6 工位原始定点数据； 5 分段浮点换算，叠加校准系数补偿整机系统误差； 6 判定各参数是否超出对应精度等级阈值，生成合格 / 不合格标记； 7 打包四参数数值、工位编号、检定时间，通过 Modbus TCP 或串口上传上位机，自动生成 JJG169 标准检定报表； 8 存储单台 CT 四参数曲线至本地 Flash，支持历史数据回溯。

7.4 整机多级校准体系（保障 0.02 级测量精度）

1 零点校准：无输入信号状态，采集各通道原始偏移，存入 Offset 修正项，消除运放、ADC 固有失调； 2 增益校准：接入 0.01 级标准互感器，通入额定一次电流，修正同相、正交增益系数； 3 阻抗刻度校准：接入高精度标准电阻阵列，修正 R/X 换算比例； 4 励磁导纳校准：标准电感模拟励磁支路，标定 G/B 刻度系数； 5 高低温分段补偿：-40℃、25℃、85℃三点标定，STM3 内置片内温度传感器实时分段修正温漂误差。

八、工程落地关键优化与避坑要点

1. 同步采集硬性要求：所有 ADC 必须由 FPGA 输出同源 SYNC 时钟，多通道采样异步会直接引入正交分量测量偏差，0.02 级设备时序误差需控制在 10ns 以内；
2. 模拟地、数字地分区设计，单点 0Ω 磁珠共地，数字开关噪声耦合至模拟链路会造成同相分量波动超标； 3 测量励磁导纳继电器选用干簧继电器，普通电磁继电器会产生热电势，引入额外正交误差； 4 FPGA 定点运算位宽≥16bit，除法、反正切运算截断误差需控制在 0.005% 以内，防止高精度计量时分度不足； 5 阻抗激励恒流源必须高精度闭环拓扑，测试电流波动会直接造成 R、X 测量离散； 6 四参数测量模式增加硬件互锁，禁止导纳模式下一次大电流长期运行，避免 CT 开路高压击穿绕组与前端运放。