当前位置：首页 > news >正文

M68040 MMU与缓存机制深度解析：从地址转换到缓存一致性

news 2026/6/23 17:35:54

1. 项目概述：深入M68040的MMU与缓存核心

在嵌入式系统和早期高性能计算领域，Motorola的68040处理器是一个里程碑式的存在。它不仅是68K家族中首个集成浮点运算单元（FPU）的成员，更关键的是，它首次将内存管理单元（MMU）和独立的数据/指令缓存集成到了芯片内部。对于系统软件开发者、嵌入式工程师乃至计算机体系结构爱好者而言，理解M68040的MMU和缓存机制，不仅仅是学习一段历史，更是掌握现代处理器内存子系统设计思想的绝佳切入点。今天，我们就来彻底拆解这颗经典芯片的“交通警察”和“高速驿站”——MMU的地址转换与缓存管理机制。

很多人对MMU的理解停留在“虚拟地址转物理地址”的抽象层面，但当你真正需要为M68040编写一个轻量级的实时操作系统（RTOS），或者优化一个对性能有严苛要求的嵌入式应用时，这种抽象的理解是远远不够的。你需要知道地址转换缓存（ATC）在4KB和8KB页大小下，具体是哪几位地址线在参与索引和比较；你需要清楚透明转换寄存器（TTR）如何绕过复杂的页表，为特定内存区域提供“直通车”；你更需要明白，当一次内存访问发生时，处理器内部究竟经历了怎样一条由硬件固化的决策流水线。这些细节，直接决定了你能否写出高效、稳定且能充分利用硬件特性的代码。

本文的目标，就是带你穿越数据手册的术语迷雾，以一名底层系统开发者的视角，亲手“绘制”出M68040 MMU与缓存的工作地图。我们将从最根本的地址转换流程开始，逐步深入到ATC的组织结构、替换策略，再到透明转换这一独特机制的妙用，最后剖析用于管理这一切的专用指令（PFLUSH, PTEST, MOVEC）。无论你是正在维护一个基于68K架构的遗留系统，还是单纯对处理器内部运作充满好奇，相信这篇深入的技术解析都能为你提供扎实的参考。

2. M68040 MMU地址转换机制全解析

M68040的MMU设计体现了硬件加速虚拟内存管理的经典思路：将最频繁使用的地址映射关系缓存起来，同时提供灵活的旁路机制。其核心流程可以概括为“三级漏斗”过滤：首先尝试透明转换，若不匹配则查询地址转换缓存（ATC），若ATC也未命中，最后才发起耗时的页表搜索。理解这个流程，是驾驭该平台内存系统的关键。

2.1 透明转换寄存器（TTR）：内存映射的“快速通道”

在深入页式管理之前，M68040提供了一种更为直接的内存映射方式——透明转换。这相当于在复杂的城市道路网中，为某些特定车辆（特定地址范围的访问）开辟了专属的VIP通道，无需查表，直接通行。

2.1.1 TTR的工作原理与寄存器结构

M68040共有四个独立的透明转换寄存器：数据MMU中的DTT0和DTT1，指令MMU中的ITT0和ITT1。每个TTR可以独立定义一个至少16MB的逻辑地址空间块，并将其一对一地、透明地映射到物理地址空间。这意味着，对于匹配TTR的访问，逻辑地址直接被当作物理地址使用，完全不经过ATC和页表。

每个TTR由几个关键字段定义其管辖范围：

S字段（Supervisor/User）：定义此TTR匹配哪种特权模式的访问。可以设置为只匹配管理员（Supervisor）模式、只匹配用户（User）模式，或两者都匹配。这为操作系统内核代码和数据的固定映射提供了便利。
逻辑基地址字段：定义了要映射的内存块的起始逻辑地址的高位部分。
逻辑地址掩码字段：这是TTR灵活性的核心。掩码中设置为1的位，在地址比较时将被忽略（视为“不关心”位）。通过设置掩码，可以定义大小可变的内存区域。例如，掩码设置为$0F（二进制00001111）意味着忽略低4位地址，从而定义了一个大小为 2^4 = 16 个页面的区域（具体大小取决于页大小，若页为4KB，则区域为64KB）。
W位（Write Protect）：写保护位。若启用，对该TTR定义区域进行写入或读-修改-写操作将引发访问错误异常。

2.1.2 TTR的典型应用场景与配置示例

TTR的典型用途是快速映射那些需要固定地址或无需复杂属性管理的设备寄存器和关键数据结构。

映射整个用户或管理员空间：若想将整个4GB用户地址空间透明映射（常用于启动初期或无需内存保护的特殊场景），可将S字段设为$0（用户模式），逻辑地址掩码设为$FF（忽略所有高8位，即匹配所有地址），逻辑基地址可设为任意值（因为掩码为$FF，比较时基地址被完全忽略）。
映射并保护内核代码区：假设需要将管理员地址空间$00000000–$0FFFFFFF（256MB）进行透明映射，并启用写保护。可以这样配置一个TTR：S字段设为$1（管理员模式），逻辑基地址设为$0x（高8位为0），逻辑地址掩码设为$0F（忽略低4位，即定义16个页面组，每个组大小由页大小决定，共同覆盖256MB），W位设为1。

注意：由于指令和数据MMU各有独立的TTR，这产生了一个重要特性：指令取指和操作数取数据可能被不同地翻译。例如，一条使用PC相对寻址的指令，其指令代码本身的取指可能匹配ITT0，而它要访问的操作数（数据）可能匹配DTT1，导致两者被映射到不同的物理地址。这在设计内存映射时需要格外小心，避免产生非直观的行为。

2.2 地址转换缓存（ATC）：页表查询的“缓冲区”

当一次内存访问未能匹配任何TTR时，MMU便会转向查询地址转换缓存（ATC）。你可以把ATC看作一个硬件实现的、极速的“最近使用页表项缓存”。M68040的指令和数据MMU各有一个独立的、64项、4路组相联的ATC。

2.2.1 ATC的组织结构与寻址过程

ATC的每一项都存储了一个从逻辑页号到物理页框号的完整映射，以及该页的属性（如是否可写、缓存模式等）。其工作流程如下：

索引：利用逻辑地址的一部分（具体是哪几位取决于页大小）作为索引，在64个组中选择一个。
比较：将该组内4个条目（4路）的标签（Tag，即逻辑页号的高位部分）与当前要转换的逻辑页号进行比较。
命中：如果有一路匹配（标签相同且条目有效），则ATC输出对应的物理页框号，与页内偏移量组合成完整的物理地址。这个过程与芯片内的指令/数据缓存索引是并行发生的，因此理论上没有性能惩罚。
未命中：如果4路均不匹配，则发生ATC未命中，MMU需要发起一次“页表搜索”操作。

2.2.2 页大小对ATC工作的影响

M68040支持4KB和8KB两种页大小，这直接影响ATC使用地址位的方式：

4KB页：页内偏移占12位（2^12 = 4096）。此时，逻辑地址的位12用于索引ATC内存（选择组），位16用于标签比较，物理地址的位12由ATC输出。
8KB页：页内偏移占13位（2^13 = 8192）。此时，逻辑地址的位13用于索引ATC，位16用于标签比较，而物理地址的位12则由逻辑地址的位12直接驱动（因为8KB页的偏移量包含了位12）。

这种差异意味着，在改变页大小后，ATC中缓存的映射将全部失效。因此，最佳实践是：在更改页大小前，务必先禁用地址翻译（清除TCR中的E位），然后执行PFLUSH指令清空所有ATC条目，最后再重新启用翻译。忽略这一步是导致系统内存访问出现随机错误的常见原因。

2.2.3 ATC的替换算法与命中率

每个ATC组有4个条目。当需要缓存一个新的地址转换（即页表搜索完成后），ATC会优先选择该组内无效的条目。如果4个条目都有效，则采用一种伪随机替换算法来决定替换哪一条。具体实现是一个2位计数器，每次ATC访问（包括命中与未命中）时递增。当发生未命中且需要替换时，就替换计数器当前值所指向的那一路条目。

尽管只有64项，但由于程序访问的局部性原理，ATC的命中率极高，手册中声称可达98%至99%以上。高命中率得益于：1）相对较大的条目数（64x4=256个映射关系）；2）4KB/8KB的页大小与典型程序的工作集大小匹配良好，使得活跃的页表项数量能被ATC有效覆盖。

2.3 页表搜索：ATC未命中后的“兜底策略”

当一次内存访问既未命中TTR，也未命中ATC时，MMU就会启动最耗时的页表搜索操作。此时，处理器会暂停当前指令流的执行，由硬件逻辑或软件辅助（取决于MMU配置）遍历存储在内存中的多级页表，找到对应的页表项（Page Descriptor）。

2.3.1 页表搜索的基本流程

获取根指针：MMU从相应的根指针寄存器（用户根指针URP或管理员根指针SRP）中获取页表在物理内存中的基地址。
逐级查表：根据逻辑地址分段作为索引，在页目录和页表中逐级查找。M68040支持三级页表结构，以适应不同的地址空间规模。
加载页表项：找到最终的页表项后，MMU会读取其中的物理页框号、访问权限位（R/W）、用户权限位（U0/U1）、缓存模式位（CM）以及有效位（R）等。
填充ATC并重试：如果页表项有效（R=1），MMU会将这个新的“逻辑页号->物理页框号”映射及其属性加载到发起访问的ATC（指令或数据）中。然后，处理器会重试最初那条引发未命中的访问指令。这次，由于ATC中已有了对应条目，访问将命中并顺利完成。
触发异常：如果页表搜索过程中发现页不在内存（R=0）、访问权限违规（例如用户程序尝试写入管理员页）或检测到总线错误，MMU将不会创建ATC条目，而是中止当前访问周期，并触发相应的总线错误或访问错误异常。

2.3.2 页表搜索的代价与优化页表搜索涉及多次内存访问，代价高昂。因此，高ATC命中率对系统性能至关重要。操作系统在任务切换时，通常需要刷新ATC（使用PFLUSH），因为新任务的地址空间映射完全不同。为了减少刷新带来的性能抖动，一些高级操作系统会为每个进程分配独立的地址空间标识符（ASID），但M68040的MMU硬件本身不支持ASID，因此需要软件通过精细的PFLUSH管理来模拟或直接承受刷新开销。

3. 地址转换流程与异常处理详解

理解了各个组件后，我们需要将它们串联起来，看看一次具体的内存访问是如何走完整个转换流程的。图3-22的流程图是理解这一过程的圣经，我们可以将其转化为更易于理解的决策树。

3.1 标准地址转换决策树

对于任何一次内存访问（取指或数据访问），MMU按如下顺序决策：

TTR匹配检查：将访问的逻辑地址和特权模式与对应MMU（指令或数据）的两个TTR进行比较。
- 如果匹配TTR0：使用逻辑地址作为物理地址，属性（UPA, CM）取自TTR0。如果TTR0启用了写保护（W=1）且当前是写操作，则中止周期并触发访问错误异常。
- 如果匹配TTR1：逻辑地址作为物理地址，属性取自TTR1。同样检查TTR1的写保护。
- 如果同时匹配TTR0和TTR1：以TTR0的匹配为准。
- 如果均不匹配：进入下一步ATC查询。
ATC查询：用逻辑地址查询对应的ATC。
- ATC命中：检查命中条目的状态。
  - 如果条目有效（R=1）且是读操作，或虽是写操作但页面可写（W=0），则使用ATC中的物理地址和属性，访问成功。
  - 如果条目有效但页面写保护（W=1）且是写操作，则中止并触发访问错误异常。
  - 如果条目有效，是写操作，页面可写，但修改位（M）为0（页面尚未被修改过），则MMU会发起一次页表搜索，目的仅仅是为了设置内存中页表项和ATC条目里的M位。设置成功后，重试访问。
- ATC未命中：MMU发起页表搜索操作。
  - 搜索成功：创建新的ATC条目，重试访问。
  - 搜索失败（页面无效、权限不足等）：不创建ATC条目，中止访问并触发总线错误异常。

3.2 关键异常场景与边缘案例

地址转换过程中，一些边缘情况需要特别注意，它们往往是系统不稳定或难以调试问题的根源。

3.2.1 ATC访问错误与指令预取的交互这是一个非常微妙且重要的案例。假设一条指令恰好位于一个非驻留页（R=0）的末尾（最后16字节）。当处理器执行到这条指令时，它可能已经预取了下一顺序指令，而这条预取指令落在了下一个（同样是非驻留的）页上。此时，对于当前页末尾指令的访问，ATC未命中会触发页表搜索，并因R=0而报告总线错误。但是，对于已经发生的、对下一个非驻留页的指令预取所导致的ATC访问错误，不会立即报告。M68040会尝试完成这次错误的预取，然后才报告异常。这时，堆栈中的程序计数器（PC）指向引发异常的指令，而故障地址（FA）则指向缺失页的第一个长字。

更复杂的情况是，如果这条位于页末尾的指令是一条“改变流程指令”（如JMP、JSR、RTS），那么在其执行后，新的指令流会从另一个地址开始。此时，对原顺序下一个非驻留页的预取错误可能会被“掩盖”，因为处理器已经跳转走了。手册建议，要么避免将改变流程指令放在非驻留页的末尾，要么在其后放置一个虚拟的驻留页。

3.2.2 复位与MMU禁用对转换的影响

硬件复位（RSTI）：会清除TCR和所有TTR中的E位，从而禁用分页地址转换。逻辑地址将直接作为物理地址传递。同时，复位不会清空ATC或改变页大小。因此，在操作系统初始化完页表和MMU寄存器后，在重新启用翻译（设置TCR的E位）之前，必须执行PFLUSH指令来清空ATC中可能残留的无效条目。
MMU禁用（MDIS引脚）：当MDIS信号被置位时，MMU将在下一个内部访问边界停止ATC搜索，并且执行单元也不会进行页表搜索。逻辑地址再次被直接用作物理地址。MDIS不影响TTR的操作，也不影响PFLUSH和PTEST指令的执行。这个引脚主要用于在线仿真器（ICE）进行调试。

4. MMU专用指令实战指南

M68040提供了三条特权指令来管理MMU：MOVEC、PFLUSH和PTEST。它们是操作系统内核开发者必须掌握的工具。

4.1 MOVEC：控制寄存器的读写通道

MOVEC指令用于在通用数据寄存器（或内存）与控制/状态寄存器之间移动数据。对于MMU，我们通过它来读写8个关键的MMU寄存器：

URP/SRP：用户/管理员根指针，指向页表结构的起点。
TCR：翻译控制寄存器，包含全局启用位（E）和页大小选择位（P）等。
MMUSR：MMU状态寄存器，由PTEST指令设置，反映页表搜索的结果状态。
DTTR0/DTTR1, ITTR0/ITTR1：四个透明转换寄存器。

实操要点：在写入任何可能改变地址映射的寄存器（如URP/SRP、TTRs）后，通常需要紧接着执行PFLUSH来清空受影响的ATC条目，因为旧的缓存映射已经失效。读取这些寄存器则不会影响ATC。

4.2 PFLUSH：ATC条目的“清道夫”

PFLUSH指令用于使ATC中的地址转换描述符失效（清空）。它有多个变体，提供了不同粒度的控制：

PFLUSHA：清空所有ATC条目（指令和数据）。这是最彻底的操作，通常在任务切换或大规模内存映射变更后使用。
PFLUSH：清空与指定逻辑地址和功能码（用户/管理员，指令/数据）匹配的单个ATC条目。用于精细化管理。
PFLUSHAN/PFLUSHN：这些变体增加了“非全局”（nonglobal）限定。它们只清空那些条目中G位（全局位）为0的条目。这可用于刷新属于当前进程的私有映射，而保留被标记为全局的、多个进程共享的映射（如操作系统内核代码的映射），从而提升性能。

心得：在嵌入式实时系统中，频繁使用PFLUSHA会导致性能波动。如果可能，应尽量使用更精确的PFLUSH或利用“全局”位机制来减少刷新范围。在设计页表时，将操作系统内核空间映射的页表项标记为全局（G=1），可以避免在进程切换时刷新这些条目。

4.3 PTEST：页表搜索的“侦察兵”

PTEST指令是调试MMU相关问题的利器。它为一个指定的功能码和逻辑地址执行一次页表搜索操作，但并不实际进行内存访问。搜索完成后，它将结果状态设置到MMUSR寄存器中。

4.3.1 PTEST的典型工作流程PTEST主要用于访问错误异常处理程序中，用于诊断故障原因。一个典型的使用序列如下：

; 假设异常堆栈帧中已压入了相关上下文 MOVE.B (A7, offset_to_TM), D0 ; 从堆栈帧复制传输修饰符字段（TM） MOVEC D0, DFC ; 将TM写入目标功能码（DFC）寄存器 MOVEA.L (A7, offset_to_FA), A0 ; 从堆栈帧复制故障地址（FA）到地址寄存器A0 PTESTW (A0) ; 以DFC中的功能码，测试A0中的地址

传输修饰符（TM）：指明了故障访问是用户模式还是管理员模式，是指令取指还是数据访问。
PTESTW (A0)：使用DFC中的功能码来决定搜索用户还是管理员页表，以及更新指令还是数据ATC。执行后，程序可以检查MMUSR中的位（如B, R, T, W, S）来判断故障具体原因：是总线错误、页面无效、写保护违规还是权限不足。

4.3.2 MMUSR状态位解析与故障诊断根据图3-23的流程图，异常处理程序可以这样解析MMUSR：

检查B位：如果B=1，表示页表搜索过程中发生了总线错误（例如，页表本身所在的物理内存无效）。跳转到“总线错误处理”代码。
检查R位：如果R=0，表示页面不存在（非驻留）。跳转到“页面故障”处理代码（通常需要操作系统从磁盘换入页面）。
检查T位：如果T=1，表示地址匹配了某个TTR。接着检查S位和W位，以确定是权限违规（S=1且为用户访问）还是写保护违规（W=1且为写访问）。
如果T=0且R=1，说明是ATC转换。检查W位：如果W=1且是写访问，则是写保护违规。

通过PTEST，操作系统可以精确区分是缺页故障、保护错误还是硬件总线错误，从而调用正确的处理例程。

重要兼容性提示：M68040的MMU指令操作码与早期的MC68030和MC68851（独立MMU芯片）不兼容。如果在M68040上执行旧型号的MMU指令，将引发F-line未实现指令异常。在移植操作系统或编写底层代码时，必须使用M68040专属的指令编码。

5. M68040缓存子系统深度剖析

M68040集成了独立的4KB指令缓存和数据缓存，采用物理地址标记。这种分离的哈佛式缓存结构，使得取指和访存可以同时进行，极大提升了流水线效率。

5.1 缓存组织结构与访问机制

两个缓存都是4路组相联结构，共有64个组，每个缓存行（Line）为16字节（4个长字）。这是理解其行为的基础。

5.1.1 缓存行格式

指令缓存行：包含一个22位的物理地址标签（Tag）、一个行有效位（V），以及4个长字的数据。指令缓存没有“脏”位，因为指令通常是只读的。
数据缓存行：同样包含22位Tag和行有效位（V），此外，为每个长字（4字节）配备了一个独立的脏位（Dn）。这是M68040缓存设计的一个关键特点，它允许以4字节的粒度跟踪数据是否被修改，从而在写回时只需回写脏的长字，而非整个16字节的缓存行，减少了总线带宽消耗。

5.1.2 缓存寻址流程缓存访问与地址转换并行发生，以最小化延迟。物理地址的位[9:4]用于索引64个组中的一个。被选中的组中，4个行的标签（物理地址位[31:10]）会同时与转换得到的物理地址高位进行比较。如果任一标签匹配且该行有效（V=1），则缓存命中。数据则根据物理地址的低位（位[3:0]）选择缓存行内的特定字节。

对于读操作，每次访问半行（两个长字，8字节）。对于写操作，如果在一个缓存行内，则只需一次缓存访问。这里有一个需要特别注意的对齐陷阱：如果一次未对齐的访问跨越了两个页面，那么对第一个页面的部分访问总是会发生两次，即使这两个页面是连续的。这意味着，对外部设备进行未对齐访问时，除非设备能容忍双倍的读写操作，否则可能无法正常工作。

5.1.3 缓存行状态与替换策略缓存行有三种状态：

无效（Invalid）：V=0。该行数据不可用，等同于不存在。
有效（Valid）：V=1，所有Dn=0。行内数据与主内存一致。
脏（Dirty）：V=1，且至少一个Dn=1。行内部分数据已被处理器修改，与主内存不一致。

替换算法与ATC类似：当需要载入新行到一个已满（4路都有效）的组时，使用一个2位伪随机计数器选择一路进行替换。指令缓存和数据缓存有各自独立的计数器。

警告：硬件复位（RESET）不会自动清空缓存内容或使其无效。缓存中的标签、状态和数据在复位后保持不变，可能是无效或过时的。因此，在启用缓存之前，必须使用CINV指令显式地使缓存无效。忽略这一步是导致系统启动后出现不可预测数据错误的常见原因。

5.2 缓存管理模式与配置

缓存通过缓存控制寄存器（CACR）管理，使用MOVEC指令进行配置。CACR主要包含两个使能位：数据缓存使能（DE）和指令缓存使能（IE）。

5.2.1 缓存使能与禁用

通过CACR：可以独立启用或禁用指令和数据缓存。禁用缓存后，执行单元的访问将绕过缓存，但不影响缓存现有内容（CINV和CPUSH指令除外）。
通过CDIS引脚：硬件信号CDIS可以动态禁用两个缓存，优先级高于CACR。这主要用于在线仿真器（ICE）调试，允许在处理器缓存和仿真器内存之间切换。CDIS不影响总线监听（Snoop）操作。

一个有趣的现象是，即使指令缓存被禁用，M68040仍可能缓存指令。这是因为内部有一个缓存行保持寄存器。如果一个循环完全位于一个半行（8字节）的前6个字节内，这个循环可能会被该寄存器缓存，相当于一个极小的指令缓存。

5.2.2 缓存维护指令：CINV与CPUSH这是管理者必须掌握的两条指令：

CINV：使缓存条目无效。被选中的缓存行状态直接变为无效，脏数据将丢失。
CPUSH：执行两个操作：1) 将被选中的、包含脏数据的缓存行写回内存；2) 使所有被选中的缓存行无效。这确保了数据的一致性。

这两条指令都可以针对单个缓存行、特定页面的所有行或整个缓存进行操作，并可选择作用于一个或两个缓存。由于缓存较大（4KB），推送整个缓存或大量页面会耗费可观的时间。幸运的是，这些指令是可中断的，以避免造成过长的中断延迟。

重要限制：M68040不支持以“回写”模式缓存页描述符本身，特别是当页描述符中的位模式为 U=0, M=1, R=1 时。处理器的页表搜索算法永远不会为页描述符留下这种位模式，因此无需担心，但了解这一限制有助于理解MMU与缓存交互的边界。

5.3 缓存协议与多主设备一致性

在多主设备系统（例如，CPU与DMA控制器共享内存）中，维护缓存一致性至关重要。M68040通过总线监听机制来实现这一点。

5.3.1 监听操作M68040内部包含一个总线监听器，持续监控外部总线。当其他总线主设备（如DMA）访问内存时，监听器会检查该访问的地址是否命中处理器内部缓存：

监听命中（读操作）：如果其他主设备进行读操作，且地址命中了一个脏的缓存行，处理器可以介入并提供数据（源数据），阻止主内存提供过时的数据。
监听命中（写操作）：如果其他主设备进行写操作，且地址命中了一个有效的缓存行，处理器会使该缓存行无效。如果命中了一个脏行，情况更复杂：处理器可以介入并“接收”数据（沉数据），更新自己的缓存行，或者简单地使该行无效，取决于系统设计。
通过SCx信号控制：外部硬件可以通过断言SCx（Snoop Control）信号，来请求处理器对命中的缓存行执行特定的维护操作，如使其无效。

5.3.2 缓存模式与访问类型每次访问都有一个关联的缓存模式，由页描述符的CM字段或TTR决定：

可缓存访问：
- 写通（Write-Through）：写操作总是更新缓存（如果命中）并立即写入外部内存。写未命中时，数据只写入内存，不载入缓存（“无写分配”策略）。这是共享内存区域的理想模式。
- 回写（Copyback）：写操作只更新缓存并设置脏位，不立即写内存。脏数据仅在缓存行被替换、遇到缓存禁止访问，或执行CPUSH指令时才写回内存。这极大减少了总线流量，适用于私有数据。
缓存禁止访问：
- 非序列化（Nonserialized）：访问完全绕过缓存，不分配缓存行。用于映射I/O设备。
- 序列化（Serialized）：除了禁止缓存，还保证对该页的读写访问顺序严格按指令顺序执行。这防止了处理器乱序执行可能对设备寄存器访问顺序造成的影响。对于设备寄存器，通常使用此模式。

5.3.3 特殊访问的缓存行为某些处理器操作具有隐式的缓存行为：

异常堆栈访问、异常向量获取、页表搜索：这些访问如果未命中数据缓存，不会分配新的缓存行。这防止了关键的系统数据结构意外地替换掉有用的用户数据。
MOVE16指令：用于块移动。其读写未命中均不分配缓存行，写命中则会使对应缓存行无效并直接进行外部访问。这防止了短暂使用的大块数据污染缓存。
锁定访问：用于TAS、CAS、CAS2等原子操作指令。这些访问总是隐式序列化的，并且如果数据缓存被禁用后重新启用，紧随其后的第一次非锁定访问若未命中，也不会被缓存。这是一个为了维护内存一致性而设计的硬件细节。

理解M68040的MMU和缓存机制，就像掌握了一套精密的交通管制和物流仓储规则。从TTR的快速直达，到ATC的高频路线缓存，再到页表搜索这个终极地图查询，以及缓存如何作为数据的临时仓库并与外界（其他总线主设备）协调，每一个环节都深刻影响着系统的性能、实时性和稳定性。在资源受限的嵌入式环境中，能否根据应用特点精细配置TTR、选择合适的页大小、合理运用缓存模式，并正确使用PFLUSH、PTEST等指令，往往是区分普通代码与卓越系统软件的关键。希望这篇近万字的深度解析，能成为你探索或维护68K架构系统时，手边一份可靠的原理图与实战手册。

查看全文

http://www.gsyq.cn/news/1580356.html