AVR32EB SPI/TWI中断驱动通信：从寄存器配置到ISR实战

1. 项目概述：从“轮询”到“中断”的效率跃迁

在嵌入式开发中，与外设打交道是家常便饭。无论是读取传感器数据，还是驱动一块显示屏，都离不开SPI、TWI（即I2C）这类串行通信接口。很多新手朋友，包括我早期也是，习惯用“轮询”的方式去操作这些接口：发送一个字节，然后死等状态寄存器，直到发送完成标志位被置起，再发送下一个字节。这种方式简单直接，但效率极低，CPU绝大部分时间都在“空转”，等待一个硬件操作的完成，无法处理其他任务。对于AVR32EB这类性能不错的微控制器来说，这无疑是巨大的资源浪费。

中断机制，就是解决这个问题的钥匙。它允许CPU在启动一次外设操作（比如SPI发送）后，就“放手”去执行其他代码。当外设完成操作（比如数据发送完毕），它会通过一个硬件信号“打断”CPU当前的工作，CPU转而执行一段预先写好的服务程序（中断服务例程，ISR）来处理这个完成事件，处理完毕后再回到原来的地方继续执行。整个过程，CPU只在必要时介入，实现了高效的并发处理。

AVR32EB系列微控制器提供了强大的SPI和TWI外设，并支持灵活的中断配置。但要把这套机制用起来、用得好，关键在于理解其背后的寄存器配置逻辑。这不仅仅是照着数据手册填几个值，而是要明白每个配置位如何影响硬件行为，中断如何被触发、如何被响应以及如何被清除。今天，我就结合自己调试AVR32EB SPI和TWI接口的实际经验，深入聊聊其中断机制与寄存器配置的那些关键细节和容易踩的坑。

2. SPI接口中断机制深度解析与配置实战

SPI（Serial Peripheral Interface）以其全双工、高速、简单的硬件连接，在嵌入式领域应用极广。AVR32EB的SPI模块功能完整，支持主从模式、多种时钟极性和相位，以及丰富的中断源。

2.1 SPI中断源与使能寄存器（SPIn.IMR）

SPI的中断并非一个笼统的“SPI中断”，而是由多个独立的事件源构成的。理解并正确配置这些源，是高效使用中断的第一步。这些中断源的状态和使能分别由状态寄存器（SPIn.SR）和中断屏蔽寄存器（SPIn.IMR）管理。

对于发送，最常用的是TXEMPTY（发送寄存器空）中断。当发送数据寄存器（SPIn.TDR）为空，可以写入新的数据时，此标志位被置1。如果此时IMR寄存器中的TXEMPTY位被置1（即中断使能），则会产生中断。为什么不用发送完成（TXCOMP）？因为SPI是连续时钟驱动的，从机也在同时发送数据。通常的流程是：启动传输后，先等待接收寄存器满（RDRF）中断，读取从机发来的数据，然后在TXEMPTY中断中写入下一个要发送的数据。这样形成了一个高效的“乒乓”操作，实现全双工流式传输。

对于接收，核心是RDRF（接收数据寄存器满）中断。当接收数据寄存器（SPIn.RDR）从移位寄存器接收到一个新数据时，此标志位被置1。使能其中断后，我们可以及时在ISR中读取RDR，避免数据被覆盖。

另一个重要的中断源是OVRES（过载错误）。当RDRF标志已经为1（即上一个数据还未被读取），新的数据又已经接收完成，就会发生过载错误，OVRES标志置1。这通常是因为CPU处理中断不够快，或者中断被意外屏蔽导致。使能其中断可以帮助我们快速检测并处理这种通信异常。

配置示例：假设我们使用SPI0，希望使能TXEMPTY和RDRF中断，并关闭其他中断。

// 假设 SPI0 基地址宏已定义 SPI0.IMR = (1 << SPI_IMR_TXEMPTY_Pos) | (1 << SPI_IMR_RDRF_Pos); // 使能发送空和接收满中断 // 或者，更清晰的写法： SPI0.IMR = SPI_IMR_TXEMPTY_Msk | SPI_IMR_RDRF_Msk;

这里需要注意，数据手册中寄存器位的位置（_Pos）和掩码（_Msk）通常由厂商提供的头文件定义。使用掩码（_Msk）进行赋值是更清晰、不易出错的做法。

2.2 SPI控制寄存器（SPIn.CR）的关键启动与模式配置

IMR寄存器只是打开了中断的“开关”，要让SPI开始工作，必须正确配置控制寄存器（SPIn.CR）。这里有几个与中断协同工作密切相关的位。

SPIEN位：这是SPI模块的总开关。必须置1才能使能SPI，在这之前，任何对TDR的写入或状态寄存器的读取都可能没有意义。一个常见的坑是：先使能中断（IMR），再使能SPI（SPIEN）。在某些不稳定的硬件状态下，可能会立即触发不需要的中断。推荐的顺序是：1. 配置引脚复用（GPIO）；2. 配置时钟、模式等参数（SPIn.CMR, SPIn.CSR）；3. 使能所需中断（SPIn.IMR）；4. 最后再置位SPIEN启动模块。

LASTXFER位：这个位在主机模式下尤其有用。当一次多字节传输的最后一个数据被写入TDR后，软件需要将此位置1。这告诉SPI硬件，在本次数据传输结束后，将NSS（片选）引脚拉高（如果由软件管理NSS，则需手动控制）。在中断服务程序中，我们需要判断当前发送的是否是最后一个数据。如果是，则在写入最后一个数据到TDR后，紧接着设置LASTXFER位。例如：

void SPI0_Handler(void) { uint32_t status = SPI0.SR; // 读取状态寄存器，这个操作很重要！ if (status & SPI_SR_RDRF_Msk) { // 接收中断 g_spi_rx_buffer[g_rx_index++] = SPI0.RDR; // 读取数据 } if (status & SPI_SR_TXEMPTY_Msk) { // 发送中断 if (g_tx_index < g_tx_length) { SPI0.TDR = g_tx_buffer[g_tx_index++]; // 写入下一个数据 if (g_tx_index == g_tx_length) { // 如果是最后一个数据 // 注意：这里需要先写数据，再设置LASTXFER SPI0.CR |= SPI_CR_LASTXFER_Msk; } } else { // 所有数据已发送完毕，可以关闭TXEMPTY中断，避免空中断 SPI0.IMR &= ~SPI_IMR_TXEMPTY_Msk; } } // 错误处理 if (status & SPI_SR_OVRES_Msk) { SPI0.SR = SPI_SR_OVRES_Msk; // 写1清除错误标志 // 处理过载错误，例如重置缓冲区索引 } }

注意上面代码中读取SPI0.SR的动作。在AVR32EB中，读取状态寄存器是识别中断源的标准方法，有些状态标志（如OVRES）需要通过向该位写1来清除。

2.3 SPI时钟与通信参数配置（SPIn.CMR/CSR）

中断响应的及时性和通信的稳定性，与SPI时钟配置息息相关。这部分主要在时钟模式寄存器（SPIn.CMR）和芯片选择寄存器（SPIn.CSR）中设置。

CMR中的BR[2:0]位用于设置主时钟（MCK）的分频因子，直接决定SPI的SCK频率。SCK频率不是越高越好。必须考虑从器件的最大时钟频率、PCB走线长度带来的信号完整性等问题。过高的频率会导致数据错位。例如，如果MCK为48MHz，BR设置为0b010（分频4），则SCK为12MHz。你需要查阅你所连接传感器或存储器的数据手册，确保SCK频率在其额定范围内。

CSR中的CPOL和CPHA位定义了SPI的时钟极性和相位，也就是常说的模式0（CPOL=0， CPHA=0）、模式1（0，1）、模式2（1，0）、模式3（1，1）。主从设备的CPOL和CPHA必须严格一致，否则通信必然失败。这是SPI调试中最常见的错误之一。通常从设备的数据手册会明确说明其支持的SPI模式。

BITS位设置数据帧长度，通常是8位或16位。这需要与从设备匹配。当使用16位模式时，操作TDR和RDR寄存器也需要按16位（uint16_t）来处理。

一个完整的SPI主机初始化函数可能如下所示：

void spi_master_init(void) { // 1. 配置GPIO引脚：SCK, MOSI, MISO, NSS 为外设功能 // ... (GPIO配置代码，略) // 2. 使能SPI0模块的时钟（如果系统有时钟控制寄存器） // ... (时钟使能代码，略) // 3. 复位并禁用SPI（确保一个干净的初始状态） SPI0.CR = SPI_CR_SWRST_Msk; // 软件复位 SPI0.CR = 0; // 复位后，SWRST位自动清零，SPIEN为0 // 4. 配置通信参数 SPI0.CMR = (0b010 << SPI_CMR_BR_Pos) // MCK/4， 假设目标SCK=12MHz | SPI_CMR_MSTR_Msk; // 主机模式 SPI0.CSR0 = (0b000 << SPI_CSR_SCBR_Pos) // 使用CMR.BR定义的分频 | (0b00 << SPI_CSR_BITS_Pos) // 8位数据帧 | SPI_CSR_NCPHA_Msk // CPHA = 0 (采样在第一个时钟边沿) | (0 << SPI_CSR_CPOL_Pos) // CPOL = 0 (空闲时SCK低电平) ; // 这对应SPI模式0 // 5. 配置中断（先不使能NVIC全局中断） SPI0.IMR = SPI_IMR_RDRF_Msk; // 先只使能接收中断，发送中断在启动传输时开启 // 6. 配置NVIC，设置SPI0中断优先级并使能（需要CMSIS或类似头文件） NVIC_SetPriority(SPI0_IRQn, 2); // 设置优先级 NVIC_EnableIRQ(SPI0_IRQn); // 使能NVIC中的中断通道 // 7. 最后，使能SPI模块 SPI0.CR = SPI_CR_SPIEN_Msk; }

3. TWI（I2C）接口中断驱动通信详解

TWI（Two-Wire Interface）就是大家熟知的I2C总线。它是一种半双工、多主多从、基于地址的串行总线。AVR32EB的TWI模块支持标准模式（100kHz）、快速模式（400kHz）和快速模式+（1MHz）。使用中断驱动TWI可以极大地简化主机在等待从机应答、数据传输期间的CPU占用。

3.1 TWI中断状态机与主发送模式流程

TWI的工作流程本质上是一个状态机。它的中断服务程序更像是一个状态机的驱动器。核心寄存器是状态寄存器（TWIn.SR）和控制寄存器（TWIn.CR）。

当我们启动一次主机写操作（主发送模式），典型的中断驱动流程如下：

1. 发送START条件：向CR寄存器写入START命令位。硬件会自动发送START信号，并将状态码0x08（START已发送）写入SR寄存器，并产生中断。
2. 中断服务程序（ISR）：在ISR中，首先读取SR寄存器获取当前状态。
   • 如果状态是0x08，说明START成功。接下来应发送从机地址+写位（(slave_addr << 1) | 0）。将此数据写入数据寄存器（TWIn.THR），并向CR写入TXRDY命令（准备发送数据）。硬件发送地址后，会收到从机的ACK或NACK。
   • 如果从机应答ACK，状态变为0x18（从机地址+W已发送，收到ACK），并再次进入中断。
3. 在状态0x18的中断中：此时可以发送第一个数据字节。将数据写入THR，并向CR写入TXRDY命令。成功发送并收到ACK后，状态变为0x28（数据字节已发送，收到ACK）。
4. 在状态0x28的中断中：这是一个循环状态。你可以继续发送下一个数据（写THR，发TXRDY命令），状态会保持在0x28直到所有数据发送完毕。
5. 发送停止条件：当最后一个数据发送完成后（在0x28状态），不再发送新数据，而是向CR寄存器写入STOP命令。硬件会生成STOP信号，状态变为0xF8（无可用状态信息，但STOP已发送），传输结束。

这个流程清晰地展示了如何通过响应不同的状态码来驱动整个TWI传输。关键点在于：每次在ISR中根据SR寄存器的值判断当前走到了哪一步，然后执行相应的操作（发送地址/数据/命令），并清除中断标志（通常通过向CR写入特定命令来实现）。

3.2 TWI时钟配置（CWGR）与超时处理

TWI的时钟速度由时钟波形发生器寄存器（TWIn.CWGR）控制。它定义了SCL时钟的高电平和低电平时间。计算公式通常为：SCL频率 = MCK / (2 * (CKDIV * (CHDIV + CLDIV) + 4))其中，CKDIV是时钟分频，CHDIV是高电平计数，CLDIV是低电平计数。数据手册会提供详细的公式和示例。务必根据你选择的TWI模式（标准/快速）和系统主频（MCK）来计算并设置这些值，否则通信速率会不对，甚至无法工作。

除了时钟，超时处理在中断驱动的TWI中尤为重要。TWI总线可能因为从机无响应、总线被拉死等原因挂起。AVR32EB的TWI模块提供了超时寄存器（TWIn.TOR），可以设置一个以MCK周期为单位的超时值。当TWI总线在超时时间内没有任何活动（SCL被卡住），就会触发超时中断（如果使能），状态寄存器中会有相应标志。在ISR中检测到超时后，必须执行总线恢复操作，通常包括：1. 向CR寄存器发送STOP命令尝试生成停止条件；2. 如果失败，可能需要切换GPIO模式，手动模拟几个时钟脉冲来释放总线，然后再重新初始化TWI。

3.3 TWI中断使能（IER）与错误处理

中断使能寄存器（TWIn.IER）用于控制哪些事件可以产生中断。对于主机模式，我们通常使能传输就绪中断（TXRDY）、接收就绪中断（RXRDY）以及错误中断（如NACK、超时等）。

错误处理是TWI中断程序鲁棒性的体现。常见的错误状态包括：

• NACK（未应答）：状态码0x20,0x30,0x38等。表示从机未应答地址或数据。可能原因是从机地址错误、从机忙或不存在。处理方式通常是记录错误并发送STOP条件终止本次传输。
• 总线错误（BERR）：状态码0x00。在START或STOP条件期间检测到非法的总线状态。需要发送STOP并可能进行总线恢复。
• 仲裁丢失（ARBLST）：状态码0x38。在多主系统中，本机在仲裁中失败。处理方式是释放总线，等待随机时间后重试。

在ISR中，应该先处理错误状态，再处理正常传输状态。一个健壮的TWI ISR框架如下：

void TWI0_Handler(void) { uint32_t status = TWI0.SR; // 获取当前状态 // 1. 首先处理错误状态 switch(status) { case 0x00: // 总线错误 case 0x20: // 地址发送后收到NACK case 0x30: // 数据发送后收到NACK case 0x38: // 仲裁丢失或地址发送后收到NACK（在重复START时） g_twi_error = status; // 记录错误码 TWI0.CR = TWI_CR_STOP_Msk; // 尝试发送STOP g_twi_state = TWI_STATE_ERROR; // 更新状态机 return; // 错误处理完毕，直接返回 // ... 其他错误状态 } // 2. 处理正常传输状态机 switch(g_twi_state) { case TWI_STATE_IDLE: // 不应进入中断，若有则可能是错误 break; case TWI_STATE_MT_START: // 主发送-起始状态 if (status == 0x08) { // START已发送 TWI0.THR = (SLAVE_ADDR << 1) | 0; // 发送地址+写 TWI0.CR = TWI_CR_TXRDY_Msk; // 启动发送 g_twi_state = TWI_STATE_MT_ADDR; } break; case TWI_STATE_MT_ADDR: // 主发送-等待地址应答 if (status == 0x18) { // 地址ACK if (g_tx_index < g_tx_len) { TWI0.THR = g_tx_buffer[g_tx_index++]; TWI0.CR = TWI_CR_TXRDY_Msk; g_twi_state = TWI_STATE_MT_DATA; } else { // 无数据要发送，直接停止 TWI0.CR = TWI_CR_STOP_Msk; g_twi_state = TWI_STATE_IDLE; } } break; case TWI_STATE_MT_DATA: // 主发送-发送数据中 if (status == 0x28) { // 数据ACK if (g_tx_index < g_tx_len) { TWI0.THR = g_tx_buffer[g_tx_index++]; TWI0.CR = TWI_CR_TXRDY_Msk; // 状态保持为 TWI_STATE_MT_DATA } else { // 所有数据发送完毕 TWI0.CR = TWI_CR_STOP_Msk; g_twi_state = TWI_STATE_IDLE; // 可以设置一个传输完成标志，通知主程序 g_transfer_complete = true; } } break; // ... 其他状态（主接收模式等） } }

这个框架将软件状态机（g_twi_state）与硬件状态码（status）结合，清晰地管理了复杂的TWI传输流程，并妥善处理了错误。

4. 中断服务程序（ISR）编写最佳实践与调试技巧

写好中断服务程序，是稳定使用SPI/TWI中断的最后一环，也是最能体现经验的地方。

4.1 ISR设计原则：快进快出与资源共享

中断服务程序的第一要义是快。它打断了主程序的正常执行，因此必须尽快完成工作并返回。在ISR中应避免：

• 调用可能阻塞或不确定时间的函数（如printf， 某些delay_ms）。
• 进行复杂的浮点运算（除非硬件支持且上下文已保存）。
• 执行过长的循环。

对于需要处理大量数据的情况（如SPI接收一帧图像），应该在ISR中只做最必要的工作：将数据从外设寄存器（如SPI0.RDR）快速搬运到一个预先分配好的环形缓冲区（Ring Buffer）中，并更新缓冲区索引。数据处理（如图像解码）则放在主循环中，通过检查缓冲区状态来执行。这种“生产者-消费者”模型是中断驱动的经典模式。

资源共享与临界区保护是另一个核心问题。ISR和主程序可能会访问同一个全局变量（如数据缓冲区索引g_rx_index）。如果不加保护，可能会发生数据竞争。例如，主程序正在读取g_rx_index，此时发生中断，ISR修改了g_rx_index，当中断返回，主程序读到的就是一个被破坏的值。 最简单的保护方法是在访问共享变量的前后关闭全局中断：

// 主程序中读取索引 __disable_irq(); // 关全局中断 uint32_t local_index = g_rx_index; __enable_irq(); // 开全局中断 // 使用 local_index 进行操作

对于AVR32EB，可以使用__builtin_disable_interrupts()和__builtin_enable_interrupts()内联函数。更优雅的方式是使用操作系统提供的信号量或互斥锁，但在裸机程序中，开关中断是最直接有效的方法。

4.2 状态标志读取与清除的“坑”

在AVR32EB中，清除中断标志或状态标志的方式需要仔细查阅数据手册。并非所有标志位都是通过“写1清除”。

对于SPI的状态寄存器（SR）：

• 像RDRF、TXEMPTY这类表示“就绪”状态的标志，通常是由硬件自动置1，并在满足条件后由硬件自动清零（例如，读取RDR会清除RDRF，写入TDR会清除TXEMPTY）。所以你在ISR里通常不需要手动清除它们。
• 像OVRES（过载错误）这类错误标志，通常是写1清除。你需要在ISR中执行SPI0.SR = SPI_SR_OVRES_Msk;来清除它，否则它会一直存在，可能持续产生中断。

对于TWI的状态寄存器（SR）：

• 状态码（0x08，0x18等）的“清除”是通过向控制寄存器（CR）发送下一个命令来实现的。例如，在0x08状态（START已发送）下，你发送了TXRDY命令，硬件就会开始发送地址，并自动将状态更新为下一个值。你不需要（也不能）直接对SR进行写操作来清除状态。

一个必须养成的习惯：在ISR入口处，第一时间将关键的状态寄存器值读取到一个局部变量中。像上面的示例代码uint32_t status = TWI0.SR;。这是因为状态寄存器可能在ISR执行期间被硬件改变，先保存下来可以保证后续逻辑判断的一致性。

4.3 调试中断问题的实用技巧

当你的SPI/TWI中断程序不工作时，可以按以下步骤排查：

1. 确认中断向量和NVIC配置：检查启动文件或链接脚本，确认SPI0_Handler或TWI0_Handler函数名是否与中断向量表里的名字完全一致（大小写敏感）。确认NVIC_EnableIRQ函数被正确调用，且优先级设置合理。
2. 使用调试器观察寄存器：在调试模式下，单步运行初始化代码，观察SPIn.CR的SPIEN位、SPIn.IMR的中断使能位是否被正确设置。在传输开始后，观察SPIn.SR的状态标志位是否按预期变化。
3. 简化测试：先不使用中断，用轮询方式测试SPI/TWI基本通信是否正常。这能排除硬件连接、时钟配置等基础问题。
4. 在ISR入口放置断点或翻转GPIO：在ISR函数的第一行设置断点，看程序是否能跳进来。如果不能，说明中断未触发。可以使用一个GPIO引脚，在ISR入口用GPIO->OVR ^= (1 << PIN)语句将其电平翻转，然后用示波器或逻辑分析仪观察这个引脚。如果有方波出现，说明ISR被频繁调用；如果没有，说明中断未触发。
5. 逻辑分析仪是神器：连接逻辑分析仪到SCK、MOSI、MISO、NSS（SPI）或SCL、SDA（TWI）线上。可以直观地看到波形、时序、数据内容。对比实际发出的信号和数据手册的时序要求，是定位通信问题最直接的方法。你可以清晰地看到START条件、地址字节、数据字节、ACK/NACK位，从而判断问题出在哪一个环节。
6. 检查中断嵌套与优先级：如果你的系统中有多个中断源，确保没有更高优先级的中断长时间阻塞了SPI/TWI中断的响应。同时，避免在SPI/TWI的ISR中调用可能引发其他中断的函数，导致不可预料的中断嵌套。

通过将寄存器配置与中断服务程序的逻辑紧密结合，并运用这些调试技巧，你就能彻底驾驭AVR32EB的SPI和TWI中断，写出高效、稳定的嵌入式通信代码。从轮询到中断的转变，不仅仅是代码结构的改变，更是对微控制器工作方式理解的深化。