ATtiny85 USI模块深度解析：SPI与I2C通信实战指南
1. 从“小身材”到“大能耐”：为什么ATtiny85的USI值得深挖
在嵌入式开发的广阔世界里，我们常常被那些功能强大的32位MCU所吸引，它们外设丰富、性能强劲，仿佛无所不能。然而，在很多场景下，比如一个简单的传感器数据采集节点、一个智能纽扣、一个低成本的小玩具，或者仅仅是给一个现有系统增加一个简单的逻辑控制功能，使用这些“大家伙”就显得杀鸡用牛刀了。这时，像ATtiny85这样的8位AVR微控制器就闪亮登场了。它只有8个引脚，价格低廉，功耗极低，但麻雀虽小，五脏俱全。而它内部最核心、也最容易被开发者低估的通信外设，就是通用串行接口——USI。
USI，全称Universal Serial Interface，是ATtiny85这类小尺寸AVR芯片的“通信多面手”。它不像STM32的SPI、I2C那样是独立且功能固定的硬件模块，USI更像是一个高度可配置的通信“内核”。通过软件配置，它可以模拟出SPI（三线或四线）、I2C（TWI）以及半双工UART等多种通信协议。这种灵活性，使得ATtiny85在有限的硬件资源下，依然能够与丰富的传感器、存储器、显示模块等外设对话，极大地扩展了其应用边界。
我最初接触ATtiny85的USI时，也走过一些弯路。官方数据手册对USI的描述比较底层，直接操作寄存器时，时序和状态机的控制需要格外小心。网上很多示例代码要么过于简单只演示了主模式SPI，要么在TWI（I2C）从机实现上存在中断响应不及时、数据丢失的问题。特别是当项目需要ATtiny85同时作为SPI从机接收命令，又作为I2C主机去读取传感器时，如何安全、高效地切换USI的工作模式，就成了一个必须啃下来的硬骨头。这篇文章，我就结合自己多次踩坑和实战的经验，为你彻底拆解ATtiny85 USI模块实现SPI和TWI通信的原理，并提供稳定、可直接复用的代码实现。无论你是想用ATtiny85驱动一个OLED屏幕（SPI），还是读取一个温湿度传感器（I2C），亦或是设计一个双向通信的智能模块，这里的内容都将为你提供清晰的路径。
2. USI模块的硬件架构与核心寄存器剖析
要驾驭USI，必须先理解它的硬件设计思想。你可以把USI想象成一个精简而高效的“串行数据加工车间”。这个车间核心的“流水线”是一个8位的USI数据寄存器（USIDR）。所有要发送或接收的数据，都暂存在这里。数据是如何一位一位搬进搬出这个寄存器的呢？这就依赖于一个独立的USI数据位移寄存器，它受时钟驱动，负责完成实际的位移动作。
控制这个车间的“总控台”，是以下几个关键寄存器：
USI控制寄存器（USICR）：这是最重要的配置寄存器。它决定了车间的工作模式。
- USIWM[1:0]（Wire Mode）：这两位是模式选择开关。
00代表禁用USI（或用于三线模式），01选择I2C（TWI）模式，10选择SPI从机模式，11选择SPI主机模式。你的代码里绝大部分关于USI的初始化，都是从正确设置这两位开始的。 - USICS[1:0]（Clock Source Select）：这两位选择驱动位移寄存器的时钟源。在SPI主机模式下，你可以选择内部时钟并设置分频；在SPI从机或I2C模式下，通常选择外部时钟（即来自SCK或SCL引脚的变化）。
- USICLK：这是一个软件触发的时钟脉冲位。写入1会产生一个时钟脉冲，推动数据位移一位。在软件模拟某些时序或测试时非常有用。
- USITC：这是用来翻转时钟线（SCK/SCL）状态的位。在I2C模式下生成起始、停止条件，或者在某些特殊SPI时序中，都需要操作它。
- USIWM[1:0]（Wire Mode）：这两位是模式选择开关。
USI状态寄存器（USISR）：这个寄存器像车间的“状态指示灯”和“计数器”。
- 低4位（USICNT[3:0]）：这是一个4位的计数器。它记录了自上次清零以来，已经发生了多少次时钟事件（即位移了多少位）。当它计满（达到特定值，如8）或溢出时，可以触发中断。这是我们判断一次8位数据传输是否完成的核心依据。
- USIDC（Data Output Collision）、USIPF（Stop Condition Flag）、USIOIF（Counter Overflow Interrupt Flag）、USISIF（Start Condition Interrupt Flag）：这些是各种事件标志位。例如，在I2C模式下，
USISIF会在检测到起始条件时置位，USIPF会在检测到停止条件时置位。
USI数据寄存器（USIDR）：前面提到的8位数据暂存区。写入
USIDR的数据会在下一个时钟周期被加载到位移寄存器准备发送；接收到的数据在传输完成后，可以从USIDR中读取。
理解这些寄存器如何协同工作是关键。例如，在SPI主机模式下，你设置USIWM=11，USICS选择内部时钟分频。当你向USIDR写入数据后，USI硬件会自动在设定的时钟频率下，从USIDO（数据输出）引脚将数据一位位移出，同时从USIDI（数据输入）引脚将数据一位位移入USIDR。计数器USICNT随着每个时钟周期递增，计满8后USIOIF标志置位，表示一次传输结束。
而在I2C模式下，情况更复杂一些。设置USIWM=01后，USI模块会开始监视SCL和SDA引脚。检测到起始条件（SDA在SCL高时变低）会置位USISIF；检测到停止条件（SDA在SCL高时变高）会置位USIPF。数据的收发则需要在SCL为低时，由软件（或通过时钟拉伸）来读取或设置SDA的状态，并利用USITC位产生SCL脉冲。USICNT计数器则用来追踪当前是第几位数据或地址。
注意：ATtiny85的USI在I2C模式下，其硬件对
SDA和SCL线的控制是有限的，特别是输出驱动能力。它采用了一种“开漏输出加输入采样”的机制。这意味着在软件控制下，我们只能将SDA线拉低（输出0）或释放（输出1，实际上是通过外部上拉电阻变为高电平）。读取SDA状态时，是读取其输入引脚的电平。这一点与具有真正硬件I2C模块的MCU不同，编程时需要时刻牢记。
3. 实战SPI通信：主机与从机的代码实现
SPI是USI最常实现的功能之一，因其协议简单、速率高。ATtiny85的USI可以配置为SPI主机或从机。需要注意的是，USI实现的SPI是“3线”或“4线”模式，但不直接支持复杂的多主模式或NSS（从机选择）信号的自动管理。NSS信号通常需要一个额外的GPIO来手动控制。
3.1 SPI主机模式实现
作为主机，ATtiny85负责产生时钟（SCK），并控制数据传输。假设我们使用经典的4线SPI（MOSI, MISO, SCK, SS），连接一个SPI Flash芯片（如W25Q16）。
第一步：硬件连接与初始化首先，需要根据数据手册确定USI引脚与ATtiny85物理引脚的映射关系。对于ATtiny85：
PB2(Pin 7): 通常用作USCK(SPI SCK)PB1(Pin 6): 通常用作DO/MOSI(Master Out Slave In)PB0(Pin 5): 通常用作DI/MISO(Master In Slave Out)PB3(Pin 2): 我们可以将其配置为普通的GPIO，用作从机选择SS。
初始化代码的核心是配置USICR寄存器，并设置好对应的引脚方向。
#include <avr/io.h> #include <util/delay.h> #define SPI_SS_PIN PB3 #define SPI_SS_PORT PORTB #define SPI_SS_DDR DDRB void USI_SPI_MasterInit(void) { // 1. 配置SPI引脚方向 // PB1 (MOSI) 和 PB2 (SCK) 设置为输出 DDRB |= (1 << PB1) | (1 << PB2); // PB0 (MISO) 设置为输入 DDRB &= ~(1 << PB0); // 可选：使能内部上拉，防止MISO浮空 PORTB |= (1 << PB0); // SS引脚作为普通GPIO输出，并初始化为高电平（不选中从机） SPI_SS_DDR |= (1 << SPI_SS_PIN); SPI_SS_PORT |= (1 << SPI_SS_PIN); // 2. 配置USI控制寄存器USICR // USIWM1:0 = 11 (SPI主机模式) // USICS1:0 = 00 (使用软件时钟 strobe，配合USICLK位) 或 // = 01 (使用定时器0比较匹配作为时钟) 或 // = 10 (使用外部，正边沿) 这里我们选择外部正边沿，但作为主机，我们实际使用内部时钟。 // 更常见的做法是使用USICS=00，然后在传输函数中手动控制USICLK位来产生时钟（软件SPI）。 // 若要使用硬件时钟，需设置USICS=10，并配置时钟分频。 // 本例展示硬件时钟方式： USICR = (1 << USIWM1) | (1 << USIWM0) | // SPI主机模式 (1 << USICS1) | (0 << USICS0) | // 时钟源：软件时钟下降沿 / 外部正边沿 (取决于USICLK) (0 << USICLK); // 不产生时钟脉冲 // 设置USI时钟预分频器（通过USISR的低4位和USICR的USICS1:0组合） // 例如，设置时钟为系统时钟的16分频 USISR = (1 << USIOIF); // 先清除溢出标志 // 注意：USI的时钟分频设置较为隐蔽，通常通过设置USISR的USICNT[3:0]初始值来实现。 // 更简单可靠的方式是使用软件时钟（Bit-banging）或定时器。硬件分频器功能有限。 }实际上，由于USI作为SPI主机时，其内置的时钟分频器选项不多且不易用，很多开发者更喜欢在主机模式下使用“软件时钟”方式，即设置USICS=00，然后在数据传输函数中，通过循环和操作USICLK位来产生精确的时钟脉冲。这样可以获得更灵活的时钟速度控制。
第二步：实现数据传输函数下面是一个使用软件控制时钟的SPI主机发送/接收函数：
uint8_t USI_SPI_MasterTransfer(uint8_t data) { // 1. 将待发送数据加载到USIDR USIDR = data; // 2. 清除计数器溢出标志，并设置计数器为0（准备计数16个时钟边沿？这里需要小心） // 在SPI模式下，一个时钟周期包含两个边沿。传输8位数据需要16个时钟边沿。 // USICNT是一个4位计数器，每计数满会产生溢出。我们可以设置其初始值，让它计满16次后溢出。 // 设置USISR = 0xF0; 即USICNT[3:0] = 0， 且USIOIF=0， USISIF=0， USIPF=0... // 更常见的做法是：先清除溢出标志，然后等待溢出。 USISR = (1 << USIOIF); // 写入1清除溢出中断标志，同时USICNT被清零 // 3. 循环，直到8位数据发送/接收完成（USIOIF标志置位） while ( !(USISR & (1 << USIOIF)) ) { // 产生一个时钟脉冲：通过设置USICLK位（在USICS=00时，该位写入1会产生一个时钟边沿） // 但注意：根据数据手册，在USICS=00时，操作USICLK位会触发时钟。 // 然而，更直接的方式是使用USITC位来翻转时钟线。 // 这里演示使用USITC的方法（更通用）： USICR |= (1 << USITC); // 切换USCK/SCK引脚的电平（产生一个边沿） _delay_us(1); // 简单的延时，控制SPI速度。实际应用中可用__builtin_avr_delay_cycles实现精确延时。 USICR |= (1 << USITC); // 再次切换，产生另一个边沿，完成一个时钟周期 _delay_us(1); // 注意：上述方法会产生完整的时钟方波。但USI硬件在外部时钟模式下会自动计数。 // 对于软件模拟，我们也可以直接控制PORTB的SCK引脚，但使用USITC是更“硬件”的方式。 } // 4. 传输完成，从USIDR读取接收到的数据 return USIDR; }这个函数是一个基础的框架。在实际项目中，你需要根据外设的时序要求，精确调整_delay_us()的延时，或者使用定时器来产生更精确的时钟。同时，别忘了在传输前后控制SS引脚（拉低选中，拉高释放）。
3.2 SPI从机模式实现
ATtiny85作为SPI从机时，时钟SCK由外部主机提供。USI硬件会自动检测时钟边沿并移位数据。从机的实现相对主机更简单，因为它不需要产生时钟。
初始化代码：
void USI_SPI_SlaveInit(void) { // 配置引脚方向 // PB0 (DI/MOSI) 输入，用于接收主机数据 // PB1 (DO/MISO) 输出，用于向主机发送数据 // PB2 (USCK/SCK) 输入，用于接收主机时钟 DDRB &= ~((1 << PB0) | (1 << PB2)); // DI, SCK 输入 DDRB |= (1 << PB1); // DO 输出 // 可选：使能内部上拉，防止输入浮空 PORTB |= (1 << PB0) | (1 << PB2); // 配置USI为SPI从机模式 // USIWM1:0 = 10 (SPI从机模式) // USICS1:0 = 1x (使用外部时钟，具体边沿取决于USICLK和USICS0) // 通常设置为在SCK的上升沿采样数据（模式0），这需要根据主机模式调整。 // 假设主机是SPI模式0 (CPOL=0, CPHA=0): 时钟空闲低电平，数据在SCK上升沿采样。 // 对于从机，需要设置在SCK的上升沿采样数据。 // USICS1:0 = 11 表示使用外部时钟，在上升沿增加计数器（与模式0对应）。 USICR = (1 << USIWM1) | (0 << USIWM0) | // SPI从机模式 (1 << USICS1) | (1 << USICS0) | // 外部时钟，上升沿触发 (0 << USICLK); // 无关 // 清除任何可能的中断标志 USISR = (1 << USIOIF) | (1 << USIPF) | (1 << USISIF); }数据接收与发送：从机模式下，数据传输由主机发起。从机需要检测何时一次传输完成（8位数据收/发完毕）。这通常通过查询USIOIF标志或使能溢出中断来实现。
// 查询方式检查是否收到数据 uint8_t USI_SPI_SlaveReceive(void) { if (USISR & (1 << USIOIF)) { // 检查计数器溢出标志 // 传输完成 uint8_t receivedData = USIDR; // 读取接收到的数据 // 准备下一次传输：将待发送数据写入USIDR // USIDR = dataToSend; // 清除溢出标志，复位计数器，准备下一次传输 USISR = (1 << USIOIF); return receivedData; } return 0xFF; // 未收到数据 } // 在中断服务程序中处理（更高效） ISR (USI_OVF_vect) { uint8_t receivedData = USIDR; // 处理接收到的数据... // 准备下一个要发送的数据 USIDR = nextDataToSend; // 清除中断标志（通过写入1） USISR = (1 << USIOIF); // 同时复位计数器 }从机模式下，最大的挑战是响应速度。如果主机时钟很快，从机必须在下一个字节开始前，完成对上一个字节的处理并准备好下一个要发送的字节。使用中断是确保实时性的关键。同时，要确保SS引脚（如果使用）的连接正确，通常从机的SS由主机控制，用于帧同步。
4. 深入TWI（I2C）通信：从机实现的难点与技巧
TWI（Two-Wire Interface）就是我们所熟悉的I2C。ATtiny85的USI实现TWI功能，尤其是作为从机，是相对复杂的，因为它需要严格遵循I2C的时序协议，包括起始条件、停止条件、地址匹配、应答（ACK）等。USI硬件提供了一些辅助（如起始/停止条件检测标志），但大部分协议层需要软件实现。
4.1 TWI从机初始化与地址匹配
首先，我们需要将USI配置为TWI模式，并使能起始条件中断，以便在总线上检测到起始条件后，能够及时响应。
#define TWI_SLAVE_ADDRESS 0x50 // 假设我们的从机地址是0x50 (7位地址) void USI_TWI_SlaveInit(void) { // 配置引脚：PB0 (SDA), PB2 (SCL) 设置为输入，并启用内部上拉电阻 // I2C总线需要上拉电阻，内部上拉通常足够用于低速通信（<100kHz） DDRB &= ~((1 << PB0) | (1 << PB2)); PORTB |= (1 << PB0) | (1 << PB2); // 使能内部上拉 // 配置USI控制寄存器 // USIWM1:0 = 01 (TWI模式) // USICS1:0 = 00 (使用软件时钟，便于精确控制时序) // USICLK = 0 // 使能起始条件中断（USISIE）和溢出中断（USIOIE） USICR = (1 << USIWM1) | (0 << USIWM0) | // TWI模式 (0 << USICS1) | (0 << USICS0) | // 软件时钟 (0 << USICLK) | (1 << USISIE) | // 使能起始条件中断 (1 << USIOIE); // 使能溢出中断 // 清除所有USI状态标志 USISR = (1 << USISIF) | (1 << USIOIF) | (1 << USIPF) | (1 << USIDC); // 使能全局中断 sei(); }地址匹配逻辑：当主设备发送起始条件后，紧接着会发送一个8位的字节，其中高7位是从机地址，最低位是读写方向位（0-写，1-读）。我们的从机需要在中断服务程序中，检查这个地址是否与自身地址匹配。
4.2 TWI从机中断服务程序（ISR）框架
这是整个TWI从机实现的核心，逻辑较为复杂。下面是一个简化的框架，展示了如何处理起始条件、地址匹配、数据接收和发送。
// 全局状态变量 volatile uint8_t twi_slaveStatus = TWI_IDLE; volatile uint8_t twi_rxBuffer[32]; volatile uint8_t twi_rxIndex = 0; volatile uint8_t twi_txBuffer[32]; volatile uint8_t twi_txIndex = 0; volatile uint8_t twi_txLength = 0; #define TWI_IDLE 0 #define TWI_ADDRESSED 1 // 已寻址，等待R/W位 #define TWI_RX_MODE 2 // 主机要写数据到从机 #define TWI_TX_MODE 3 // 主机要从从机读数据 ISR (USI_START_vect) { // 起始条件检测中断 // 清除起始条件标志 USISR |= (1 << USISIF); // 复位USI，准备接收地址字节 twi_slaveStatus = TWI_IDLE; // 设置USI计数器，准备接收8位数据（地址+ R/W） // 设置USICNT[3:0]为0b1000 (8)，当收到8个时钟后，USIOIF会置位 // 但注意：在TWI模式下，计数器计的是SCL的边沿。起始条件后的第一个字节是8位数据+1位ACK，共9个时钟边沿。 // 更常见的做法是设置计数器为0x0E (14)，这样在收到ACK位后溢出。这里简化处理。 USISR = (0x0E << USICNT0); // 设置计数器初始值，使其在收到ACK位后溢出 } ISR (USI_OVF_vect) { // USI计数器溢出中断（一个字节传输完成，包括ACK） uint8_t data = USIDR; // 读取刚刚接收到的数据（可能是地址或数据） if (twi_slaveStatus == TWI_IDLE) { // 第一个字节，是地址字节 uint8_t address = data >> 1; // 提取7位地址 uint8_t rw_bit = data & 0x01; // 读写标志 if (address == TWI_SLAVE_ADDRESS) { // 地址匹配成功 twi_slaveStatus = TWI_ADDRESSED; // 准备发送ACK // 在SCL低电平期间，将SDA线拉低 // 通过操作USIDR和USITC来模拟 // 首先，确保SDA为输出模式（拉低） DDRB |= (1 << PB0); // SDA设置为输出 PORTB &= ~(1 << PB0); // 输出低电平（ACK） // 然后，产生一个SCL脉冲（高->低->高），让主机看到ACK // 这需要精确的时序控制，通常直接操作USITC位 // 这里是一个简化示例，实际需要更严谨的时序 USICR |= (1 << USITC); // 产生一个SCL边沿（高？低？取决于当前状态） // ... 需要更多代码来确保正确的ACK时序 // 根据R/W位设置下一步状态 if (rw_bit == 0) { twi_slaveStatus = TWI_RX_MODE; // 主机要写数据 // 准备接收下一个数据字节 USISR = (0x0E << USICNT0); // 重置计数器 } else { twi_slaveStatus = TWI_TX_MODE; // 主机要读数据 // 准备发送第一个数据字节 // 将待发送数据加载到USIDR USIDR = twi_txBuffer[0]; twi_txIndex = 1; // 设置SDA为输出，并输出数据的最高位（通过USIDR） // USI硬件会在SCL时钟下自动移位输出 // 需要设置计数器，并在溢出中断中处理ACK和下一个字节 USISR = (0x0E << USICNT0); } } else { // 地址不匹配，不响应（保持SDA高电平，即NACK） // 释放SDA线（输入，由上拉电阻拉高） DDRB &= ~(1 << PB0); // 可能需要等待停止条件或重复起始条件 twi_slaveStatus = TWI_IDLE; } } else if (twi_slaveStatus == TWI_RX_MODE) { // 接收数据模式 twi_rxBuffer[twi_rxIndex++] = data; // 发送ACK DDRB |= (1 << PB0); PORTB &= ~(1 << PB0); // ... 产生SCL脉冲确认ACK // 重置计数器，准备接收下一个字节 USISR = (0x0E << USICNT0); // 检查是否接收了足够的数据（例如，根据协议） if (twi_rxIndex >= sizeof(twi_rxBuffer)) { // 缓冲区满，发送NACK？ // 处理逻辑... } } else if (twi_slaveStatus == TWI_TX_MODE) { // 发送数据模式 // 上一个字节已发送，这里处理主机的ACK/NACK // 读取SDA线状态（在SCL高时）来判断是ACK(0)还是NACK(1) // 由于ACK位是在第9个时钟周期，我们需要在溢出中断中检查之前的状态。 // 这需要更精细的状态机，通常结合USISR的标志位。 // 简化处理：假设主机发送了ACK // 准备下一个要发送的字节 if (twi_txIndex < twi_txLength) { USIDR = twi_txBuffer[twi_txIndex++]; USISR = (0x0E << USICNT0); // 重置计数器，发送下一个字节 } else { // 没有更多数据要发送，后续主机可能会发送NACK或停止条件 // 可以发送一个默认值（如0xFF）或保持SDA高 USIDR = 0xFF; // 状态可能需要改变 } } // 清除溢出中断标志（通过写入1到USIOIF位） // 注意：写入USISR会同时设置计数器初始值。我们已经在上面设置过了。 // 所以通常这样清除标志：USISR |= (1 << USIOIF); }重要提示：上面的ISR代码是一个高度简化的概念框架，不能直接复制使用。它省略了最关键的时序控制细节，比如在SCL低电平时改变SDA数据，在SCL高电平时读取数据，以及精确产生ACK/NACK信号。完整的、可工作的TWI从机代码需要仔细研读AVR数据手册中关于USI TWI的时序图，并可能涉及直接操作
PORTB和PINB寄存器来读取SDA线状态。网络上一些成熟的库（如TinyWireS）已经妥善处理了这些细节，在实际项目中，我强烈建议先使用这些经过验证的库，理解其源码后再进行定制。
4.3 TWI主机模式简述
ATtiny85作为I2C主机相对从机简单，因为发起通信的时序完全由自己控制。实现主机功能通常采用“Bit-banging”方式，即完全用软件控制SDA和SCL两个GPIO引脚，模拟起始、停止、发送数据位、接收应答等时序。虽然USI可以用于主机模式，但其在TWI主机方面的辅助有限，不如直接用软件模拟直观和灵活。因此，很多ATtiny85的I2C主机驱动库（如TinyWireM）都选择使用纯软件实现。
5. 调试经验、常见问题与进阶应用
在实际项目中调试USI通信，特别是TWI，可能会遇到各种奇怪的问题。以下是我总结的一些常见坑点和调试技巧：
时钟速度与上拉电阻：I2C总线的速度受限于上拉电阻的阻值和总线电容。ATtiny85的内部上拉电阻（约20-50kΩ）通常只适用于100kHz以下的低速通信。如果通信不稳定（如ACK丢失、数据错误），首先尝试降低时钟速度（在主机模式下），其次考虑在
SDA和SCL线上增加外部上拉电阻（例如4.7kΩ到10kΩ）。中断竞争与状态机：在TWI从机中断服务程序中，状态机的设计必须严谨。确保在任何情况下，
twi_slaveStatus变量都能被正确设置和清除。避免在中断服务程序中执行耗时操作（如长循环、复杂计算），这可能导致错过下一个时钟边沿。如果需要处理大量数据，可以在中断中只进行数据搬运，设置标志位，在主循环中处理业务逻辑。USI计数器初始值的玄机：
USISR寄存器的低4位USICNT[3:0]的初始值设置非常关键。它决定了在多少个时钟边沿后触发溢出中断。对于I2C，一个完整的字节传输（8位数据 + 1位ACK/NACK）需要18个时钟边沿？实际上，从起始条件后的第一个时钟边沿开始计数。通常设置为0x0E（14）或0x00，具体需要根据数据手册的示例和你的中断处理逻辑来调整。设置不当会导致中断触发时机错误，数据错位。同时使用SPI和TWI：ATtiny85只有一个USI模块，不能同时工作在两种模式。如果你的应用需要与SPI设备和I2C设备通信，必须在运行时动态切换USI的模式。切换时，务必先禁用USI（
USICR = 0），重新配置引脚方向（特别是输入输出模式），然后重新初始化USICR和USISR。切换过程要确保不会在总线上产生毛刺或冲突。使用逻辑分析仪：这是调试串行通信无可替代的工具。一个几十块钱的USB逻辑分析仪（配合PulseView或Saleae软件）可以清晰地抓取
SCK、MOSI、MISO、SDA、SCL等信号波形。你可以直观地看到起始/停止条件、数据位、ACK位，从而快速定位是时序问题、数据问题还是应答问题。
进阶应用：模拟UART除了SPI和TWI，USI还可以通过软件模拟半双工UART（串口）。原理是利用USI的移位功能，在固定的时间间隔（根据波特率计算）内，通过操作USITC或USICLK位来产生发送数据的时钟，或者检测接收数据的起始位和采样数据位。这对于需要串口调试而又没有硬件UART的ATtiny85来说，是一个很有用的技巧，但它会占用大量CPU时间进行位操作，通常只适用于低波特率（如9600）且对实时性要求不高的场景。
最后，拥抱社区资源。像TinyWireS（I2C从机）、TinyWireM（I2C主机）、SoftSerial（软件串口）这些为ATtiny85编写的库，都是经过大量项目验证的。从使用这些库开始，在理解其工作原理的基础上进行修改和优化，是快速上手并规避底层陷阱的最佳路径。毕竟，我们的目标是让项目跑起来，而不是重新发明轮子。当你真正需要极致优化或应对特殊场景时，再深入到底层寄存器操作，你会更有方向感。