当前位置：首页 > news >正文

深入解析PowerPC 60x总线协议与MPC105处理器接口配置实战

news 2026/6/19 3:44:55

1. 项目概述与核心价值

在基于PowerPC 601/603/604这类经典RISC处理器的嵌入式或高性能计算系统设计中，处理器总线接口的设计是决定整个系统性能、稳定性和扩展性的基石。它不仅仅是物理上的一堆连线，更是定义了CPU如何与内存、外设乃至其他CPU进行高效、有序通信的一套复杂协议。MPC105这款集成了PCI桥接和内存控制器的芯片，其核心价值就在于它提供了一个高度灵活且符合PowerPC 60x总线标准的处理器接口，让系统设计者能够基于此构建从单核到双核，从无缓存到带二级缓存的多样化系统。

我接触过不少基于MPC10x系列芯片的设计，发现很多工程师在初期容易把重点放在内存时序或PCI设备配置上，而低估了处理器总线接口配置的复杂性。实际上，总线配置不当导致的性能瓶颈或稳定性问题，往往比内存参数调优更难排查。MPC105的60x总线接口支持32位地址总线，以及可配置的32位或64位数据总线，这意味着它既能适配早期对成本敏感的设计，也能满足对带宽有更高要求的应用。更重要的是，它完整支持了60x总线协议中的单拍传输和四拍突发传输，这对于充分发挥处理器缓存（尤其是L1和L2缓存）的性能至关重要。

这篇文章，我将结合MPC105的用户手册和实际调试经验，为你深入拆解其60x总线接口的工作原理、配置要点和实战中的“坑”。无论你是在评估一个老系统的升级方案，还是在设计一个新的PowerPC平台，理解这些底层总线交互的细节，都能让你在系统调试和性能优化时，心里更有底。

2. MPC105总线接口的三种核心配置模式

MPC105的灵活性首先体现在其系统拓扑的配置上。它不是一个固定死的控制器，而是允许你根据系统需求，将其连接成三种不同的形态。理解这三种模式，是进行后续信号连接和协议分析的前提。

2.1 单处理器系统（带可选L2缓存）

这是最常见的基础配置。如图4-1所示，一个PowerPC处理器（601/603/604）直接连接到MPC105的60x总线接口上。此时，MPC105扮演着处理器与系统其他部分（主要是主内存和PCI总线）之间的桥梁。

在这个配置下，有几个关键点需要注意：

信号连接：处理器的地址（A0-A31）、数据（DH/DL）、以及绝大部分控制信号（如TS, TA, TT[0:4]等）都直接与MPC105的对应引脚相连。MPC105会负责监听（Snoop）处理器发起的所有总线操作。
L2缓存支持：这是该模式下的“可选”部分。你可以将一个外部的二级缓存（通常是SRAM或PB2 SRAM）也挂接到MPC105的60x总线上。此时，这个L2缓存被视为一个“备用总线主设备”。MPC105的仲裁逻辑需要同时管理处理器和L2缓存对总线的访问请求。L2缓存的存在能显著降低平均内存访问延迟，但同时也引入了缓存一致性的维护问题。
一致性维护（Snooping）：MPC105会持续监听处理器的总线事务。当处理器访问内存时，MPC105会检查这个访问是否与L2缓存或主内存中的内容存在冲突（例如，处理器要写入一个地址，而该地址的数据在L2缓存中且已被修改）。如果发生冲突，MPC105会通过断言ARTRY（地址重试）信号来通知处理器，要求处理器先执行缓存回写（Copy-Back）等操作以维护数据一致性。所有双向控制信号（如BR,BG,DBG等）手册建议通过上拉电阻连接到VDD，这是一个重要的硬件设计细节，确保了信号在未被驱动时能保持在一个确定的高电平状态，避免总线浮空导致的误操作。

2.2 多处理器系统（双处理器）

当系统需要更强的计算能力时，MPC105可以支持连接两个PowerPC处理器，构成一个紧耦合的对称多处理（SMP）系统，如图4-2所示。在这种配置下，两个处理器共享同一套60x总线，并通过MPC105访问共享的主内存。

这种配置的复杂度和设计考量急剧上升：

总线仲裁：两个处理器会竞争总线使用权。MPC105内部的仲裁器需要公平、高效地处理来自BR0和BR1的请求。手册中提到了一种“旋转优先级”机制，即两个处理器的请求优先级会轮转，以避免某个处理器长期霸占总线。但当某个处理器因缓存一致性需要执行L1回写操作时，其请求会被赋予最高优先级，以确保一致性协议能及时完成。
缓存一致性：这是多处理器系统的核心挑战。每个处理器都有自己的L1缓存。当处理器A修改了其缓存中的某个数据块时，处理器B的缓存中如果还有该数据块的旧副本，就必须使其失效或更新。MPC105通过“监听广播”机制来实现这一点。当任何一个处理器访问共享内存时，MPC105会将这个访问“广播”到另一个处理器的总线上，触发其进行监听命中检查。如果监听命中了一个已修改（Modified）状态的缓存行，该处理器就会断言ARTRY，并随后发起一个缓存回写事务，将最新数据写回内存，从而保证另一个处理器能读到正确数据。
信号连接：在双处理器配置中，部分控制信号是“总线式”连接的，即两个处理器和MPC105都挂接在同一组信号线上，例如BR,BG,DBG,AACK,SHD,TA,TEA等。这要求PCB布局时特别注意信号完整性，避免因反射或串扰导致时序问题。而地址、数据等信号则是点对点连接到MPC105。

2.3 配置选择的工程考量

选择哪种配置，不仅仅是芯片支持与否的问题，更需要从系统目标出发：

性能 vs 成本：单处理器加L2缓存通常能在成本和性能间取得较好平衡。L2缓存能捕捉大部分L1未命中，减少对共享总线和内存的访问压力。而双处理器配置虽然能提升理论峰值算力，但共享总线可能成为瓶颈，且软件需要支持SMP才能发挥优势。
软件生态：双处理器系统需要操作系统和应用程序明确支持多线程/多进程并行，否则第二个处理器可能处于闲置状态。而单处理器系统的软件生态则简单得多。
功耗与散热：双处理器意味着更高的功耗和更复杂的热设计。在嵌入式或工控领域，这可能是决定性因素。
总线负载与时序：双处理器配置下，总线上的负载更重，信号完整性挑战更大。你需要仔细计算时序，确保在最长走线、最差温度电压条件下，建立和保持时间依然满足要求。我曾在调试一个双604系统时，因为TS（传输开始）信号到两个处理器的走线长度差异过大，导致其中一个处理器偶尔采样不到有效的启动信号，引发了极其隐蔽的随机性错误。

3. 60x总线协议深度解析：地址任期与数据任期

PowerPC 60x总线协议的精妙之处在于它将一次完整的内存访问事务清晰地分解为地址任期和数据任期，并且这两个任期是相互独立、可以流水线化重叠进行的。这种“分离总线”设计是提升系统并发能力和带宽利用率的关键。

3.1 总线事务的生命周期：仲裁、传输与终止

如图4-3所示，无论是地址任期还是数据任期，都包含三个相同的阶段：仲裁、传输和终止。理解这三个阶段，就像理解交通规则一样重要。

仲裁阶段：任何设备（处理器、L2缓存控制器）想要使用总线，必须先获得“路权”。对于地址总线，它通过断言BR（总线请求）信号来申请，MPC105仲裁器在适当时机回应BG（总线授予）信号。数据总线的仲裁类似，使用DBG（数据总线授予）信号。一个重要的概念是“合格授予”：只有当BG（或DBG）被断言且ARTRY信号为无效（negated）时，主设备才能真正获得总线控制权。ARTRY是监听响应信号，如果它有效，意味着当前事务需要重试，新主设备此时不能接管总线。
传输阶段：获得总线控制权后，主设备开始驱动信号。
- 地址传输：主设备在地址总线上输出目标地址（A0-A31），同时通过传输属性信号（TT0-TT4,TSIZ0-TSIZ2,TBST等）告诉系统这次访问的“意图”。例如，是读还是写？是单次访问还是突发传输？数据大小是多少？这些属性信号是正确解释事务的关键。MPC105会根据TT[0:4]的编码（见表4-1）来决定如何响应。例如，01010表示普通读操作，MPC105会回应AACK和TA；而11010表示原子读，MPC105同样需要保证操作的原子性。
- 数据传输：对于读操作，主设备在获得数据总线授权后，采样数据总线上的数据。对于写操作，主设备则驱动数据到总线上。数据可以以单拍（1-8字节）或突发（固定32字节缓存行）的形式传输。
终止阶段：传输完成后，系统需要告知主设备该阶段结束。
- 地址终止：由MPC105通过断言AACK（地址确认）信号来完成。AACK的断言时机是可配置的，通过PICR2[CF_APHASE_WS]位来设置最小的地址相位等待状态。在AACK断言后的一个时钟周期，是ARTRY窗口。如果在此期间ARTRY被断言，则意味着发生了监听命中或其他冲突，整个地址事务需要重试。
- 数据终止：由数据接收方（对于读是MPC105，对于写是目标设备）通过断言TA（传输确认）信号来完成。对于突发传输，每一拍（beat）数据都需要一个TA来确认，最后一个TA也标志着整个数据任期的结束。

3.2 地址流水线与分离总线事务：性能加速器

这是60x总线协议中最能体现设计智慧的部分。如图4-5所示，地址流水线允许一个新的地址任期（例如，处理器发起下一次内存读请求）在前一个数据任期（例如，上一次读的数据正在传输）尚未完成时就开始。这意味着内存控制器可以提前解码下一个操作的地址并开始准备，从而隐藏了部分内存访问延迟。

MPC105支持一级流水线。它通过控制AACK和BG信号的时序来实现：在当前主设备的数据传输开始后（TA有效），MPC105就可以断言AACK结束其地址任期，并同时将地址总线授予给下一个请求者。这样，在第一个数据还在传输时，第二个操作的地址已经出现在总线上并被内存控制器接收处理。

分离总线事务则是流水线概念的延伸。它允许地址总线和数据总线被完全独立地仲裁和使用。一个主设备可以在释放地址总线后（完成地址任期），去竞争数据总线来传输数据，而此时另一个主设备可能已经获得了地址总线并开始了下一个地址任期。这种高度并发的机制对于多处理器系统尤其重要，可以极大地提高共享总线的利用率和整体系统吞吐量。MPC105通过独立的地址仲裁（BR/BG）和数据仲裁（隐式请求/DBG）机制，为分离总线事务提供了硬件支持。

3.3 传输属性信号详解：告诉系统你的意图

当处理器在总线上发起一个事务时，它不仅仅给出地址，还通过一组信号详细描述了这次访问的“元数据”。MPC105和系统中的其他设备（如L2缓存）就靠这些信息来做出正确响应。

传输类型（TT0-TT4）：这5位信号编码定义了事务的根本性质。手册中的表4-1和表4-2是绝对的权威参考。我们需要关注几大类：
- 普通内存访问：如01010（读）、00010（带刷新的写）。MPC105会正常完成读写。
- 缓存维护操作：如01100（dcbf指令相关的Kill）、01101（icbi指令缓存块无效）。这些是“仅地址”操作，MPC105只需回应AACK，不进行数据传输。
- 同步与屏障指令：如01000（sync）、10000（eieio）。这些指令要求所有先前的内存操作完成后才能继续。MPC105在回应AACK后，会否定总线授予（BG），直到其内部的写缓冲被清空，从而确保强内存序。
- 原子操作与保留集：如11010（原子读）、00001（lwarx设置保留集）。MPC105需要保证这些操作的原子性，防止其他主设备中间介入。
- 错误与保留编码：对于未定义或保留的编码（如10110），MPC105会将其视为非法操作，并可能根据配置断言TEA（传输错误确认）信号。
- MPC105发起的监听广播：当PCI设备访问内存时，MPC105会代表PCI主设备在60x总线上发起一个监听广播事务，其TT编码是特定的（如00010表示突发写刷新），用于查询处理器的缓存。
传输大小与突发（TSIZ0-TSIZ2, TBST）：这组信号告诉系统要传输多少数据。TBST信号区分单拍和突发传输。
- 当TBST无效时，TSIZ[0:2]编码表示单次传输的字节数（1-8字节），如表4-3所示。
- 当TBST有效时，固定表示一个8字（32字节）的突发传输，此时TSIZ[0:2]固定为010。突发传输总是用于整个缓存行的填充或回写。
- 地址线A27-A28用于指示突发传输的起始双字位置，支持关键双字优先的传输顺序。例如，如果处理器需要缓存行中的第2个双字（DW1），它会设置A27-A28=01，MPC105就会先传输DW1，然后是DW2, DW3, DW0。这种机制能优先满足导致缓存缺失的那个数据请求，减少处理器停顿。
全局、写通与缓存禁止（GBL, WT, CI）：这些信号进一步修饰了事务。
- GBL（全局）：表示此事务应对所有缓存可见，用于维护多处理器间的一致性。
- WT（写通）：提示此写操作应直达内存，即使命中缓存也应写通。用于I/O区域或不可缓存的内存。
- CI（缓存禁止）：表示此访问不应被缓存。对于PCI设备映射的空间或内存映射寄存器，必须设置此位。

4. 数据对齐与传输实战：性能的魔鬼在细节里

数据在总线上如何摆放和传输，直接影响到访问效率和硬件设计的复杂性。MPC105的60x接口支持对齐和不对齐传输，但强烈建议在软件层面保证对齐。

4.1 对齐传输：高效之路

对齐传输是指数据的起始地址是其大小的整数倍。例如，一个4字节（字）访问，其地址最低两位应为00；一个8字节（双字）访问，地址最低三位应为000。

当MPC105配置为64位数据总线时，情况相对简单（表4-6）：

字节访问：通过A29-A31选择8个字节通道（DH0-DH7, DL0-DL31）中的一个。
半字（2字节）访问：通过A29-A31选择4个对齐的起始位置之一，占用两个连续的字节通道。
字（4字节）访问：通过A29-A31选择两个对齐的起始位置之一（000或100），占用四个连续的字节通道。
双字（8字节）访问：地址A29-A31必须为000，占用全部8个字节通道。突发传输总是双字对齐的，每个数据拍传输一个双字，顺序由A27-A28决定。

当MPC105配置为32位数据总线时（表4-8），只有高32位数据线（DH0-DH31）被使用，低32位（DL0-DL31）忽略。此时：

字节、半字、字访问都在单拍内完成，通过A29-A31选择DH总线上的对应字节通道。
双字访问需要两个数据拍：第一拍传输地址指向的双字中的低字（根据A29-A31选择），第二拍传输高字。这是32位模式下的一个重要性能差异。

4.2 非对齐传输：不得已而为之的性能陷阱

非对齐传输是指访问的地址没有按照数据大小对齐。例如，从一个地址0x1001读取一个4字节的字。MPC105虽然支持非对齐，但这是以性能为代价的。

如表4-7和表4-9所示，一个非对齐的4字节访问，如果它没有跨越一个字边界（即起始地址在同一个4字节对齐块内），MPC105可以通过单次总线事务完成，但需要复杂的字节通道掩码控制。如果它跨越了字边界（例如从0x1003读取4字节，会访问0x1003-0x1006，涉及0x1000-0x1003和0x1004-0x1007两个字），MPC105需要发起两次独立的总线事务才能取回所有数据。

为什么强烈建议避免非对齐访问？

性能惩罚：可能使单次访问变成两次，带宽利用率减半，延迟翻倍。
软件开销：PowerPC处理器的地址转换逻辑（TLB）在处理非对齐的lmw/stmw（加载/存储多个）或字符串指令时，可能产生大量的异常（Alignment Exception），导致严重的上下文切换开销。
硬件复杂性：虽然MPC105在硬件上处理了非对齐，但这意味着内存控制器和总线接口需要更复杂的逻辑，在某些极端时序下可能成为不稳定因素。

实战建议：在编写底层驱动或性能关键代码时，务必确保数据结构的地址对齐。使用编译器指令（如GCC的__attribute__((aligned(n)))）来强制对齐。对于无法保证对齐的外部数据（如网络数据包），在拷贝到内部缓冲区后再进行处理。

5. 缓存一致性协议与监听机制

在多处理器或带L2缓存的系统中，维护所有缓存中数据副本的一致性，是正确性的基石。MPC105实现了基于监听的写回（Write-Back）缓存一致性协议（MESI协议的一种变体）。

5.1 监听（Snooping）流程详解

监听是维护一致性的核心机制。其基本思想是：所有可能修改共享数据的主设备（这里是处理器），其总线事务都会被系统中所有其他缓存（其他处理器的L1或L2缓存）监听。

以一次处理器写内存操作为例，详细流程如下：

处理器准备写入一个地址。它首先在总线上发起一个写事务，驱动地址、数据和传输类型（如00010写刷新）。
MPC105看到这个事务后，会将其作为监听广播发送到连接着其他缓存代理（另一个处理器或L2缓存）的总线上。
其他缓存代理持续监听总线。它们将广播的地址与自己缓存标签（Tag）进行比较。
监听命中：如果某个缓存中发现该地址对应的缓存行存在，且状态为“已修改”（Modified）或“独占”（Exclusive），则意味着该缓存拥有该数据的最新副本。
- 如果状态是“已修改”，监听者必须采取行动。它会立即断言ARTRY信号。
- 断言ARTRY会导致MPC105终止当前处理器的地址任期（通过AACK），并通知处理器本次访问需要重试。
- 同时，这个拥有“已修改”行的处理器会立即断言自己的BR信号，请求总线，准备执行缓存回写。
- 当它获得总线授权后，它会将整个修改过的缓存行（32字节）写回主内存。
- 回写完成后，原始处理器重试它的写操作，此时因为内存中的数据已是最新，且其他缓存中的该行已被标记为“无效”（Invalid），所以写操作可以顺利进行。
监听未命中或状态为“共享”：如果监听未命中，或命中但状态是“共享”（Shared）或“无效”（Invalid），则不会断言ARTRY。MPC105会正常完成当前事务。

图4-6清晰地展示了这一过程。ARTRY的断言窗口是在AACK断言后的那个时钟周期。这个时序非常关键，硬件设计必须保证监听逻辑能在AACK周期内完成地址比较并驱动ARTRY。

5.2 MPC105的监听相关配置

MPC105提供了寄存器位来微调监听行为，以适应不同的系统拓扑和性能需求：

PICR2[CF_SNOOP_WS]：监听等待状态。这个参数定义了MPC105在发起一个监听广播后，需要等待多少个时钟周期才能认为监听响应（ARTRY）是稳定有效的。在双处理器系统中，这个值必须足够大，以确保另一个处理器有足够的时间完成地址比较和驱动ARTRY。例如，如果两个处理器时钟不同步（比如一个在1:1模式，一个在2:1模式），或者物理走线较长，就需要增加这个等待状态。
PICR1[CF_LOOP_SNOOP]：监听循环。如果此位被设置，当MPC105因PCI访问内存而发起监听，且收到了ARTRY响应时，MPC105不会立即放弃，而是会重复发起监听，直到不再收到ARTRY为止。这确保了在存在缓存一致性的竞争时，PCI事务最终能完成。但副作用是可能增加PCI访问的延迟。
PICR2[CF_L2_HIT_DELAY]：L2命中延迟。在带L2缓存的系统中，当处理器访问一个可能被L2缓存命中的地址时，需要给L2缓存一个响应时间。CF_APHASE_WS（地址相位等待状态）的设置值应大于或等于CF_L2_HIT_DELAY，以确保L2缓存有足够时间检查命中并可能驱动ARTRY。

5.3 地址总线停泊与数据总线停泊

这是两个用于优化性能的配置项：

PICR2[CF_APARK]：地址总线停泊。当设置时，MPC105会将地址总线的授予权（BG）“停泊”在最后一个使用它的主设备上。这意味着如果该主设备再次请求总线，它可以立即获得授权，而无需经过完整的仲裁周期，减少了延迟。这在单处理器或主处理器访问模式固定的系统中很有用。
PICR1[CF_DPARK]：数据总线停泊。功能类似，但是针对数据总线。它将数据总线授予权（DBG）停泊给最后一个地址总线主设备。因为通常一个主设备在发起地址后很快就要进行数据传输，数据总线停泊可以进一步减少数据阶段的延迟。

注意事项：在负载均衡的双处理器系统中，启用总线停泊可能会对另一个处理器不公平，导致其总线访问延迟增加。需要根据实际应用场景评估是否启用。

6. 关键信号时序与系统调试经验

理解协议是基础，但让系统跑起来并稳定工作，离不开对关键信号时序的深刻理解和扎实的调试手段。

6.1 关键控制信号及其作用

除了地址和数据线，以下控制信号是调试总线问题的“指示灯”：

TS(Transfer Start)：事务开始的标志。主设备在获得地址总线授权(BG)且ARTRY无效后的时钟上升沿驱动TS有效，同时输出地址和属性信号。测量TS到AACK的周期数，可以验证CF_APHASE_WS的设置是否生效。
AACK(Address Acknowledge)：MPC105驱动，表示地址相位被接受。AACK有效后，主设备可以释放地址总线。AACK的延迟是系统延迟的重要组成部分。
TA(Transfer Acknowledge)：数据接收方驱动，表示一拍数据已被成功接收。对于读操作，TA有效时数据必须稳定在总线上；对于写操作，TA有效表示数据已被锁存。突发传输中，每一拍都需要一个TA。
ARTRY(Address Retry)：监听响应信号。由监听方（另一处理器或L2缓存）在AACK后的窗口内驱动。ARTRY有效是导致事务重试、影响性能的常见原因。在逻辑分析仪上捕获到异常的ARTRY脉冲，往往是定位缓存一致性问题的起点。
TEA(Transfer Error Acknowledge)：传输错误确认。当访问一个不存在的地址或设备返回错误时，MPC105可能驱动TEA来异常终止数据任期。TEA是硬件错误的直接指示。

6.2 使用逻辑分析仪进行总线抓取与解析

调试复杂的总线交互，一个支持状态序列触发和高级协议解码的逻辑分析仪是必不可少的。以下是我的常用步骤：

探头连接：确保可靠地连接到地址线（A0-A31关键位）、数据线（DH/DL）、以及上述所有关键控制信号（CLK,TS,AACK,TA,ARTRY,TEA,TT[0:4],TSIZ[0:2],TBST）。注意阻抗匹配，避免信号失真。
触发设置：一个高效的触发能快速捕捉到问题。我常用的触发条件有：
- TS下降沿（开始）：捕获所有事务。
- ARTRY有效：专门捕获所有导致重试的事务。
- TEA有效：捕获所有错误事务。
- TS有效 &TT[0:4]==01000(sync指令)：用于观察内存屏障前后的总线活动。
协议解码：现代逻辑分析仪软件支持自定义协议解码器。你需要根据60x总线协议手册，设置解码规则。例如，将TS有效后的第一个时钟周期定义为“地址相位”，解码A[0:31]为地址，TT[0:4]为操作类型；将TA有效周期定义为“数据相位”，解码数据总线。这样，原始的波形会变成可读的“读0x10000000, 数据0x12345678”这样的信息流。
时序分析：
- 检查TS到AACK的延迟是否符合CF_APHASE_WS的设置。
- 检查TS有效后，数据总线授权DBG是否在预期的时间内有效。
- 检查读操作中，TA有效时数据是否稳定。
- 检查写操作中，数据是否在TA有效前足够早建立。
- 特别注意ARTRY窗口：确保ARTRY只在AACK有效后的一个时钟周期内被采样。如果ARTRY在此窗口外出现抖动，可能导致不可预知的行为。

6.3 常见问题排查实录

系统随机挂死或数据错误
- 现象：系统运行一段时间后死机，或计算结果偶尔出错。
- 排查：首先怀疑缓存一致性问题。抓取总线，重点观察ARTRY。如果发现大量本不该出现的ARTRY（例如，访问只读代码区或私有数据时），可能是内存范围配置错误，将不应缓存的空间标记为了缓存属性（CI位为0）。检查MPC105的内存控制器基址/大小寄存器和属性寄存器，确保PCI空间、设备寄存器区域被正确设置为非缓存（CI=1）。
- 心得：在MPC105中，内存属性的配置（缓存禁止、写通等）是通过内存控制器（MC）的寄存器与地址范围绑定的，而不是由处理器指令单独控制。务必确保软件访问的地址范围与硬件配置的属性完全匹配。
性能远低于预期
- 现象：内存带宽测试结果只有理论值的一半甚至更低。
- 排查：
  - 检查是否发生了大量非对齐访问。通过解码总线事务，观察TSIZ和地址低位，统计非对齐访问的比例。
  - 检查突发传输是否被正确使用。在缓存行填充时，应该看到TBST有效，且是连续的4个（64位模式）或8个（32位模式）数据拍。如果总是单拍传输，检查处理器的缓存是否被禁用，或MPC105的TBST信号连接是否有问题。
  - 检查ARTRY频率。频繁的ARTRY会导致大量事务重试，严重浪费带宽。在双处理器系统中，如果共享数据（如锁变量、任务队列）频繁更新，会导致“缓存乒乓”。考虑使用更细粒度的锁或无锁数据结构。
  - 检查CF_APHASE_WS和CF_SNOOP_WS的设置是否过于保守。过长的等待状态会增加每次访问的固定延迟。在满足系统稳定性的前提下，可以尝试逐步减小这些值，并进行压力测试。
PCI设备访问内存异常缓慢
- 现象：通过PCI网卡DMA传输数据到内存，速度很慢。
- 排查：这很可能与监听机制有关。当PCI设备写内存时，MPC105会发起监听广播。如果CF_SNOOP_WS设置过小，监听响应未稳定就被采样，可能导致错误。如果CF_LOOP_SNOOP未启用，且处理器缓存频繁命中修改行（断言ARTRY），PCI事务可能被不断重试甚至丢弃。
- 对策：适当增加CF_SNOOP_WS。如果系统允许，启用CF_LOOP_SNOOP以确保PCI事务完成。更根本的方法是，将PCI设备DMA使用的内存区域设置为非缓存（CI=1）。这样，PCI的写入不会触发监听，处理器访问该区域时直接读内存，虽然单次访问延迟略高，但避免了缓存一致性开销，对于大数据流传输整体性能更高。
上电后处理器无法启动（不执行第一条指令）
- 现象：系统上电，处理器复位释放后，HRESET信号已无效，但通过调试器发现处理器PC指针不变化，或访问第一条指令地址就失败。
- 排查：这是最棘手的问题之一。首先用示波器或逻辑分析仪检查60x总线时钟是否稳定。然后，抓取处理器释放复位后最初的总线周期。
  - 检查处理器是否发出了TS？如果没有，可能是处理器配置引脚（如PLL_CFG）设置错误，导致内核时钟未正确锁定。
  - 如果发出了TS，检查MPC105是否回复了AACK？如果没有，检查MPC105的配置寄存器是否已正确初始化（特别是内存控制器相关寄存器，因为第一条指令需要从ROM/Flash读取）。MPC105可能因为访问了未配置或无效的内存空间而无法响应。
  - 检查ARTRY或TEA是否被误触发？在初始化阶段，不应有ARTRY。如果TEA被触发，说明访问了非法地址。
- 终极手段：配置MPC105，将处理器总线的初始访问重定向到一个已知良好的、简单的设备（如一个FPGA实现的单周期响应ROM），先确保处理器能跑起来，再逐步调试内存控制器和PCI的配置。