当前位置：首页 > news >正文

MPC8544E缓存一致性与内存管理：从原理到嵌入式系统实战

news 2026/6/14 14:59:19

1. 项目概述与核心价值

如果你正在开发一款高性能的网络路由器、工业控制设备，或者任何需要处理大量并发数据、对实时性要求苛刻的嵌入式系统，那么“缓存一致性”和“内存管理”这两个词一定不会陌生。它们不是教科书里枯燥的理论，而是决定你的系统能否稳定、高效运行的关键基石。想象一下，在多核处理器中，一个核心刚更新了缓存中的数据，而另一个核心却读到了过时的内存值，这种数据不一致轻则导致逻辑错误，重则引发系统崩溃。又或者，当你的应用程序频繁进行内存访问时，低效的地址转换会成为性能瓶颈，让强大的CPU“有力使不出”。

MPC8544E PowerQUICC III处理器，作为飞思卡尔（现恩智浦）经典的高集成度通信处理器，其设计精髓正是为了解决这些核心挑战。它不仅仅是一颗CPU，更是一个集成了e500核心、丰富外设和复杂片上互连（OCeaN）的片上系统（SoC）。其价值在于，它将缓存一致性协议、内存管理单元（MMU）、直接内存访问（DMA）、网络加速等关键模块高度集成，为开发者提供了一个既强大又可靠的硬件平台。理解它的架构，尤其是缓存与内存管理机制，意味着你能更好地驾驭硬件，编写出更高效、更稳定的底层驱动和系统软件，从而在网关、基站控制器、存储设备等产品中发挥其最大潜力。

本文将以MPC8544E为蓝本，抛开手册式的罗列，从一个一线开发者的视角，深入剖析其缓存一致性（Cache Coherency）与内存管理单元（MMU）的工作原理、设计考量以及在实际编程中的“坑”与技巧。我们会从最基本的“为什么需要它们”开始，一直深入到原子操作、页表遍历、TLB管理这些具体实现细节，并结合手册中的关键术语，为你构建一个清晰、可操作的认知框架。

2. 核心架构与设计思路拆解

2.1 哈佛架构与内存层次结构

MPC8544E的e500核心采用了经典的哈佛架构变体，即拥有独立的指令缓存（I-Cache）和数据缓存（D-Cache）。这与我们常见的冯·诺依曼架构（共享指令和数据总线）有本质区别。哈佛架构的优势在于可以同时进行指令取指和数据存取，极大地提升了流水线的效率，特别适合处理密集计算和高速数据流。

然而，分离的缓存也引入了数据一致性的挑战。当CPU修改了数据缓存中的内容时，如何保证指令缓存中可能存在的、对应同一物理地址的代码（例如自修改代码）或数据也能得到更新？这就需要一套严密的缓存一致性协议来管理。MPC8544E通过其e500一致性模块（ECM）来协调核心的L1缓存、共享的L2缓存以及系统中其他主设备（如DMA、PCIe控制器）对内存的访问。

其内存层次结构通常分为以下几层：

L1指令/数据缓存：速度最快，容量最小（通常各32KB），紧密耦合在CPU核心内。
统一L2缓存：速度次之，容量较大（MPC8544E为512KB），被所有核心和部分主设备共享，是维护全片一致性域的关键。
系统内存（DDR SDRAM）：通过DDR内存控制器访问，容量大但速度慢。
外设地址空间：通过本地总线（LBC）、PCI/PCI-X等控制器映射，访问速度差异大。

这个层次结构的设计目标是让最频繁访问的数据停留在最靠近CPU的快速缓存中。MMU和缓存一致性机制就是确保数据在这个层次结构中正确、高效移动的“交通规则”。

2.2 缓存一致性协议：MEI状态机

手册中反复提到的MEI（Modified/Exclusive/Invalid）协议，是理解PowerQUICC III缓存一致性的核心。这是一种基于监听（Snooping）的协议，每个缓存行（Cache Line）都处于以下三种状态之一：

修改（M, Modified）：该缓存行中的数据已被修改，与主内存中的副本不一致。系统中有且只有一个缓存持有该数据的最新版本。当该行被替换或收到其他设备的读请求时，必须将数据写回内存（回写，Write-Back）。
独占（E, Exclusive）：该缓存行中的数据是干净的（Clean），与主内存一致，并且系统中只有当前缓存持有该数据。处理器可以无需通知其他设备就直接对其进行修改，状态随之变为M。
无效（I, Invalid）：该缓存行中的数据是无效的，不能使用。读取或写入该地址都会导致缓存缺失（Cache Miss）。

为什么是MEI而不是更复杂的MESI？MESI多了一个“共享（S, Shared）”状态。MPC8544E的L1缓存采用MEI，是一种更简单、更激进的设计。它牺牲了“共享”状态带来的、在多个缓存只读共享数据时避免广播读请求的优化，但简化了状态机的控制逻辑，降低了硬件复杂度，在单核或核心间通信不那么密集的场景下，依然能提供高效的一致性保障。L2缓存作为一致性域的中心，其状态管理会更复杂，但对外（对系统总线）呈现的依然是MEI语义。

监听（Snooping）是如何工作的？ECM和L2缓存会监听系统总线（或片上网络OCeaN）上的所有内存事务。当一个主设备（如另一个CPU核心或DMA）发起一个内存读或写请求时，监听逻辑会检查请求的地址是否命中L2缓存中某个行的M或E状态。

如果命中M状态，说明有其他设备拥有最新数据。此时会触发一次监听推出（Snoop Push-Out）操作：L2缓存会拦截该请求，先将已修改的数据写回内存（或直接提供给请求者，即“干预”），然后将该缓存行状态降级为I或E，再允许请求者访问更新后的内存数据。这个过程对请求者是透明的，但保证了它拿到的是最新数据。
如果命中E状态或为I状态，则按正常流程从内存读取。

2.3 内存管理单元（MMU）的作用与地址转换流程

MMU是虚拟内存系统的硬件引擎。它的核心职责有两个：地址翻译和内存保护。

地址翻译：将应用程序使用的有效地址（Effective Address, EA）转换为访问物理内存所需的物理地址（Physical Address）。这个过程对于应用程序是透明的，使得每个程序都拥有独立的、从零开始的连续地址空间，简化了编程，也使得物理内存的分配和使用更加灵活（例如使用交换空间）。

内存保护：通过页表条目（PTE）中的权限位（如读/写/执行、用户/管理员权限），MMU可以阻止应用程序非法访问内核空间或其他进程的内存，这是现代操作系统稳定性的基石。

MPC8544E的e500核心MMU采用页式内存管理，支持多种页大小（如经典的4KB页）。其地址转换流程可以概括为以下几步，这也是理解后续TLB和页表的关键：

生成有效地址（EA）：CPU执行指令时产生一个32位的有效地址。
查询TLB：MMU首先查询转换后备缓冲器（TLB）。TLB是一个缓存最近使用过的页表条目（PTE）的高速硬件表。如果命中（TLB Hit），则直接获得物理页帧号（PFN）和权限属性，转换完成，速度极快。
TLB缺失处理：如果TLB未命中（TLB Miss），MMU需要启动一次页表遍历（Page Table Walk）。这个过程由硬件自动完成，但需要软件预先设置好页表基址寄存器（如SDR1）。
页表遍历：
- 根据EA的高位（页号）和SDR1寄存器中的页表基址，计算出第一级页表（Page Table）的入口地址。
- 从内存中读取该页表项（PTE）。PTE中可能直接包含物理页帧号，也可能指向��二级页表。
- MPC8544E的MMU支持多级页表。继续遍历，直到找到最终的PTE。
- PTE中包含了物理页帧号、权限位（R/W/X）、缓存策略（缓存使能/禁止、写通/写回）以及两个重要的页访问历史位：引用位（R）和更改位（C）。
加载TLB并完成转换：将找到的PTE加载到TLB中，以备下次快速查询。然后，将物理页帧号与EA的页内偏移量组合，得到最终的物理地址。
检查权限：在输出物理地址前，MMU会检查PTE中的权限位是否允许当前访问（例如，用户模式程序试图写入一个只读页）。如果违反权限，则触发一个异常（如DSI异常）。

3. 关键机制深度解析与实操要点

3.1 原子访问：硬件级的同步原语

在多线程或多核编程中，防止对共享数据的竞争条件是首要任务。MPC8544E通过lwarx(Load Word And Reserve Indexed) 和stwcx.(Store Word Conditional Indexed)这一对指令提供了硬件级的原子“读-修改-写”操作。这正是手册中“Atomic Access”的具体实现。

工作原理（以实现一个原子加一为例）：

建立保留（Reservation）：CPU0执行lwarx指令，从某个内存地址（例如一个共享计数器）加载数据到寄存器，并隐式地在该内存地址对应的缓存行上建立一个“保留”。这个保留是处理器内部的状态，标记了CPU0“盯”上了这块内存。
进行计算：CPU0在寄存器中对加载的值进行加一操作。
条件存储：CPU0执行stwcx.指令，尝试将结果写回原内存地址。此时，硬件会检查：
- 自lwarx执行后，该缓存行的“保留”是否仍然有效？（即，是否有其他总线主设备（包括CPU1）修改过这个缓存行？）
- 当前缓存行是否仍处于独占（E）或修改（M）状态？
结果：
- 如果条件满足：存储成功，stwcx.指令会设置条件寄存器（CR）中的某个位表示成功。整个“读-改-写”序列对外部观察者来说是原子的。
- 如果条件不满足（例如，在步骤1和3之间，CPU1写入了该地址）：存储失败，stwcx.指令不会执行写入，并清除条件寄存器中的成功位。软件必须回退并重试整个序列。

实操要点与避坑指南：

作用域：保留是针对整个缓存行（通常为32字节），而非单个字。这意味着，如果你对地址A使用了lwarx，那么对同一缓存行内的地址B的任何修改（即使由其他线程进行）也会破坏你的保留，导致stwcx.失败。在设计数据结构时，要确保用于原子操作的变量独占一个缓存行（通过地址对齐和填充），以避免虚假共享（False Sharing）导致的性能骤降。
配对使用：lwarx和stwcx.必须严格配对使用，且中间不能插入可能导致异常或上下文切换的指令，否则保留可能被清除。
失败处理：使用stwcx.后，必须检查条件寄存器（通常用bne指令跳转）来判断是否成功，失败后应跳转回lwarx重试。这是实现自旋锁、引用计数等同步原语的标准模式。

3.2 缓存策略：写回 vs. 写通

MMU的页表条目（PTE）中定义了内存区域的缓存策略，这直接影响了系统性能和一致性管理的复杂度。

写回（Write-Back, WB）：
- 操作：当CPU执行存储（store）指令时，数据只写入缓存，并将该缓存行标记为修改（M）。直到该缓存行需要被替换（Cast Out）时，才将脏数据一次性写回主内存。
- 优点：极大减少了访问慢速主内存的次数，提升了写操作的性能。对于频繁修改的代码段或数据区，这是首选策略。
- 缺点：增加了缓存一致性协议的复杂性。因为内存中的数据可能不是最新的，其他设备（如DMA）直接读取内存会得到旧数据。因此，在配置为写回的区域进行DMA操作前，软件必须手动维护缓存一致性，例如使用dcbf（Data Cache Block Flush）指令将指定缓存行刷回内存。
写通（Write-Through, WT）：
- 操作：CPU执行存储指令时，数据会同时写入缓存和主内存。缓存行始终是“干净”的（非M状态）。
- 优点：简化了一致性管理。任何设备（包括DMA控制器）从主内存读取都能立即获得最新数据。适用于需要被多个主设备频繁共享、且写入不那么频繁的数据缓冲区。
- 缺点：每次写操作都需访问主内存，性能开销大，增加了内存带宽压力。
缓存禁止（Caching-Inhibited, CI）：
- 操作：完全绕过缓存，所有加载（load）和存储（store）操作都直接与主内存进行。
- 适用场景：用于映射内存映射I/O（MMIO）区域。对于设备寄存器，你必须确保每次读操作都能读到设备的最新状态，每次写操作都能立即生效，缓存会破坏这种实时性。MPC8544E的CCSR（配置、控制和状态寄存器）区域通常就配置为缓存禁止。

配置建议：在BSP（板级支持包）或操作系统内核初始化时，需要根据内存区域的用途来设置MMU页表的缓存属性：

内核代码、数据区：通常设为写回，追求最高性能。
帧缓冲区（Frame Buffer）、网络数据包描述符环：如果会被CPU和DMA引擎共同访问，设为写通可以简化软件复杂度，避免手动缓存维护。但若性能要求极高，且能精心设计软件流程，也可使用写回并配合缓存维护指令。
外设寄存器地址空间：必须设为缓存禁止和受保护（Guarded）（防止预取）。

3.3 页表条目（PTE）与TLB管理

页表条目（PTE）是MMU工作的核心数据结构。在MPC8544E的32位实现中，一个PTE占8字节（64位），包含了地址转换和内存保护的所有信息。

关键字段解析：

有效位（V）：该PTE是否有效。为0时访问会触发页错误（Page Fault）异常，由操作系统处理（例如从磁盘加载数据到物理内存）。
物理页帧号（RPN）：目标物理内存页的基地址。
权限位：如PP（页面保护）位，控制用户/管理员模式的读/写/执行权限。
缓存控制位：WIMG位域。
- W(Write-Through)：写通策略。
- I(Caching-Inhibited)：缓存禁止。
- M(Memory Coherence)：内存一致性要求（用于多处理器系统）。
- G(Guarded)：受保护属性，防止推测执行和预取访问该页。
访问历史位：
- 引用位（R）：当该页被任何读或写操作访问时，由硬件自动置1。操作系统可以利用此位实现页面置换算法（如时钟算法），将最近未使用的页换出。
- 更改位（C）：当该页被写入时，由硬件自动置1。当操作系统需要将该页换出到磁盘时，如果C=1，则必须先将该页的脏数据写回磁盘；如果C=0，则可以直接丢弃，因为磁盘副本是最新的。

TLB管理实操：TLB是有限的资源（例如e500核心的TLB可能只有几十到上百个条目）。当发生TLB缺失且页表遍历后，需要将新的PTE装入TLB。如果TLB已满，则需要替换一个旧条目。替换算法由硬件决定（如LRU��。软件可以通过tlbie（TLB Invalidate Entry）指令显式地使某个TLB条目失效，这在进程上下文切换或修改页表后是必须的，以防止旧的地址映射被错误使用。对于频繁访问的代码或数据，可以通过tlbivax指令有选择地预加载TLB，以减少关键路径上的TLB缺失开销，但这属于高级优化技巧。

4. 系统级集成与协同工作

4.1 地址翻译与映射窗口（ATMU & LAW）

MPC8544E作为一个SoC，其内部有多个主设备（e500核心、DMA、PCIe）和从设备（DDR控制器、LBC、内部CCSR）。它们看到的地址空间可能不同。这就需要地址翻译与映射单元（ATMU）和本地访问窗口（LAW）来进行地址路由和重映射。

本地访问窗口（LAW）：这是SoC内部最基础的地址解码器。它将CPU发出的物理地址（经过MMU转换后）或内部主设备发出的地址，映射到不同的目标接口。例如，你可以配置一个LAW，将地址范围0xF000_0000到0xF7FF_FFFF映射到本地总线控制器（LBC）的片选0上，用于访问Nor Flash。LAW的配置通常在系统初始化早期完成，决定了整个内存地图的布局。
ATMU（入向/出向）：功能更强大，除了地址映射，还能附加事务属性。
- 入向ATMU：用于处理来自外部主设备（如通过PCIe总线接入的设备）的访问。它将外部设备看到的“PCI地址空间”或“PCIe地址空间”翻译并映射到SoC内部的本地地址空间，并赋予其缓存策略、权限等属性。
- 出向ATMU：用于处理SoC内部主设备对外部地址空间（如PCI/PCI-X内存空间）的访问。它将本地地址翻译成外部总线协议要求的地址格式。

配置流程示例（以配置PCIe设备访问DDR内存为例）：

在DDR控制器中配置好一段物理内存区域。
配置一个入向ATMU窗口，指定：当PCIe总线上的设备访问某个PCIe总线地址范围（例如0x8000_0000-0x8FFF_FFFF）时，将其翻译为SoC本地地址（例如0xC000_0000-0xCFFF_FFFF），并设置属性为“非预取、写通、非缓存”。
配置一个LAW，将本地地址0xC000_0000-0xCFFF_FFFF映射到DDR控制器的目标接口上。
这样，PCIe设备向0x8000_0000写入数据，请求经过PCIe控制器、入向ATMU翻译、LAW路由，最终到达DDR控制器的对应物理地址，数据被写入DDR内存。整个过程中，缓存一致性由ATMU的属性（此处为“非缓存”）和硬件监听机制（如果使能）来保证。

4.2 缓存一致性与DMA操作

DMA控制器可以不通过CPU直接与内存交换数据，这带来了效率，但也使缓存一致性变得棘手。考虑以下场景：

CPU准备数据供DMA发送：CPU将待发送的数据写入缓存（写回策略）。此时数据可能在缓存中（M状态），并未同步到主内存。
启动DMA：CPU配置DMA源地址为这块内存区域，并启动传输。
问题：DMA控制器直接从内存读取数据，读到的可能是过时的旧数据。

解决方案（软件维护一致性）：在启动DMA读取之前，CPU必须确保缓存中所有与该内存区域相关的、已修改的数据被写回内存，并使对应缓存行无效。这通常通过调用类似以下序列的内核函数完成：

// 假设 data_buf 是待发送数据的虚拟地址，size 是大小 // 1. 数据回写：将缓存中已修改的数据刷到内存 dcbf_flush_range(data_buf, size); // 内部可能循环调用 `dcbf` 指令 // 2. 内存屏障：确保刷写操作在DMA启动前完成 sync(); // 3. 启动DMA读取内存 start_dma_read(data_buf_phys, size); // 使用物理地址

对应的，当DMA将数据写入内存后，CPU在读取这些数据前，需要使缓存中对应区域无效，以确保从内存读取最新数据：

// DMA写入完成后 // 1. 使缓存无效 dcbi_invalidate_range(data_buf, size); // 内部可能循环调用 `dcbi` 指令 // 2. 内存屏障 sync(); // 3. 现在CPU可以安全读取 data_buf 中的数据了

一些更现代的SoC或DMA控制器支持硬件维护的一致性（如ARM的CCI），但MPC8544E的DMA通常需要软件来管理。理解并正确使用dcbf（数据缓存块刷新）、dcbi（数据缓存块无效）等指令是嵌入式开发者的基本功。

4.3 性能监控与调试支持

MPC8544E内置了丰富的性能监控和调试功能，这对于优化缓存和内存性能至关重要。

性能监控单元（PMU）：可以统计各种硬件事件，例如：
- L1缓存命中/缺失次数。
- L2缓存命中/缺失次数。
- TLB命中/缺失次数。
- 内存访问停顿周期数。
- 通过分析这些数据，你可以量化地找出性能热点。例如，如果发现L1数据缓存缺失率异常高，可能需要调整数据结构的布局以提高局部性；如果TLB缺失频繁，可能需要使用更大的页（如果支持）或调整程序的内存访问模式。
观察点监视器（Watchpoint Monitor）与跟踪缓冲区（Trace Buffer）：
- 观察点：可以设置当地址总线或数据总线出现特定访问模式（如读取0x1000_0000地址）时，触发一个调试事件（如中断CPU或输出一个触发信号）。这对于调试内存越界、数据竞争等问题极其有用。
- 跟踪缓冲区：可以捕获并存储一段时间内处理器总线上事务的“踪迹”。当系统出现难以复现的偶发错误时，通过设置观察点触发跟踪捕获，可以事后分析错误发生前后总线上所有的内存、I/O访问序列，是定位复杂硬件交互问题的利器。

使用建议：在系统开发早期，就应规划好性能监控和调试接口的使用。例如，预留出JTAG接口，并在关键内存区域设置观察点。在性能调优阶段，系统地使用PMU收集数据，而不是盲目猜测。

5. 常见问题排查与实战经验

5.1 数据损坏或不一致

症状：程序运行结果随机错误，或DMA传输的数据不对。
排查思路：
1. 检查缓存策略：首先确认出问题的内存区域在MMU页表中的属性（WIMG位）配置是否正确。对于DMA缓冲区，如果配置为写回（WB），必须确保在DMA操作前后进行了正确的手动缓存维护（dcbf/dcbi+sync）。最稳妥的调试方法是，先将该区域临时改为写通（WT）或缓存禁止（CI），看问题是否消失。如果消失，基本可以断定是缓存一致性维护问题。
2. 检查原子操作：如果问题出现在多线程共享变量上，确认是否正确地使用了lwarx/stwcx.指令对，并且检查了条件寄存器的结果。可以使用调试器观察该内存地址，看其值是否在预期之外的时间点被意外修改。
3. 检查内存屏障：在弱内存序架构（如PowerPC）中，编译器和处理器可能对指令进行重排。在缓存维护指令（dcbf）和DMA启动指令之间，以及DMA完成和CPU读取数据之间，必须插入足够的内存屏障指令（sync,isync），确保顺序性。
4. 利用观察点：在可疑的内存地址上设置数据写入观察点，当发生意外写入时触发调试器，查看调用栈，定位是哪个代码路径进行了误写。

5.2 系统崩溃或页错误异常

症状：程序触发DSI（数据存储中断）或ISI（指令存储中断）异常。
排查思路：
1. 分析异常寄存器：在异常处理程序中，读取DSISR（数据存储中断状态寄存器）或SRR1（保存的机器状态寄存器）等相关寄存器。它们会指示异常原因：无TLB条目、保护违规、存储地址对齐错误等。
2. 检查页表：如果是TLB缺失或无效条目，检查操作系统或BSP设置的页表是否正确。确认PTE的有效位（V）、权限位（PP）是否正确设置。一个常见错误是在映射物理设备地址（如寄存器）时，忘记了设置“受保护（G）”属性，导致CPU的预取器试图从设备地址取指，引发异常。
3. 检查地址映射重叠：确认没有不同的LAW或ATMU窗口映射到了��同的物理地址空间，造成冲突。手册中明确警告了“非法交互（illegal interactions）”。
4. 检查栈溢出：如果错误地址接近线程栈的顶端或底端，可能是栈溢出破坏了关键数据（如返回地址）。

5.3 性能未达预期

症状：系统吞吐量低，CPU占用率高但实际工作进度慢。
排查思路：
1. 启用性能计数器：使用PMU统计L1/L2缓存命中率、TLB命中率、内存访问延迟。如果缓存命中率低（例如低于90%），需要优化数据访问模式。
2. 优化数据结构：
  - 提高局部性：将频繁同时访问的数据放在一起（结构体成员顺序调整）。
  - 避免缓存行伪共享：多线程频繁修改的、独立的变量，确保它们位于不同的缓存行（通常64字节对齐）。
  - 使用大页：如果访问模式是大块连续内存，尝试使用更大的页（如PowerPC支持的16MB段），可以减少TLB缺失。
3. 审视缓存策略：对于只读或几乎只读的大数据块（如查找表），确保其被缓存（WB或WT）。对于频繁被CPU和DMA读写的小缓冲区，评估手动维护缓存（WB）与使用写通（WT）带来的性能与复杂度权衡。
4. 检查内存访问模式：避免对缓存禁止（CI）区域进行频繁的小数据访问。对设备寄存器的访问应合并为尽可能少的次数。

5.4 调试技巧：利用芯片自带工具

内嵌追踪：如果芯片支持（如通过 Nexus 或 CoreSight 类接口），启用指令追踪，可以精确还原崩溃前的执行流。
非侵入式观察：在调试生产环境或难以暂停的系统时，通过性能计数器和观察点触发跟踪缓冲区记录，是获取运行时信息的宝贵手段。可以配置观察点在特定计数器溢出时触发跟踪，从而捕获性能瓶颈期的系统行为。
寄存器检查清单：在系统启动失败时，按照以下顺序检查关键寄存器是一个好习惯：
1. CCSRBAR：确保配置和控制寄存器空间的基地址映射正确。
2. DDR控制器配置寄存器：时序参数、内存类型、大小是否正确。用mtdcr/mfdcr指令读写测试。
3. LAW和ATMU配置寄存器：确认内存地图与硬件设计（原理图）一致。
4. MMU相关寄存器（如SDR1）：确认页表基地址是否正确。
5. 核心状态寄存器（MSR）：确认MMU、中断等是否已使能。

深入理解MPC8544E PowerQUICC III的缓存一致性与内存管理，不仅仅是阅读手册，更是在实际调试和优化中不断积累经验。从原子操作到页表遍历，从硬件协议到软件维护，每一个细节都关乎系统的正确性与性能。希望这篇结合手册核心概念与实战经验的解析，能为你驾驭这颗经典的通信处理器，构建稳定高效的嵌入式系统，提供扎实的助力。记住，在嵌入式世界里，对硬件的理解深度，直接决定了你所能构建系统的高度。

查看全文

http://www.gsyq.cn/news/1524272.html