LVDS、LVPECL与CML电平互连设计指南耦合方式与电平匹配实践详解在高速数字电路设计中LVDS低压差分信号、LVPECL低压正射极耦合逻辑和CML电流模式逻辑是三种常见的接口标准。当需要在不同标准的芯片间实现信号互连时正确的电平匹配和耦合方式至关重要。本文档将详细探讨这三种标准之间LVPECL到CML、CML到LVPECL、CML与LVDS的互连方案包括交流耦合与直流耦合的具体实现方法。在下面的讨论中假设采用3.3V PECL。1.LVPECL 到 CML 的连接LVPECL 与 CML 之间的耦合方式可以是交流方式也可以是直流方式。1.1交流耦合LVPECL 驱动器到 CML 接收器的一种连接方式就是交流耦合方式如图 1 所示。在 LVPECL 的两个输出端各加一个到地的直流偏置电阻电阻值选取范围为 142Ω 至 200Ω。如果 LVPECL 的差分输出信号摆幅大于 CML 的接收范围可以在信号通道上串一个 25Ω 的电阻以提供 0.67 倍的电压衰减。图 1. LVPECL 与 CML 之间的交流耦合1.2直流耦合在 LVPECL 到 CML 的直流耦合连接方式中需要一个电平转换网络以满足 LVPECL 输出与CML 输入的共模电压要求。该电平转换网络引入的损耗必须要小CML 接收器输入端的信号摆幅大于接收器的灵敏度要求。另外还要求自LVPECL 输出端看到的总阻抗近似为 50Ω。下例说明了 LVPECL 输出驱动 MAX3875 CML 输入的情况电平转换网络如图 2 所示。图 2. LVPECL 与 CML 之间的电阻网络(MAX3875)必须满足以下条件(1)戴维宁开路等效电压戴维宁等效电阻[假设 VA VPECL-CM (VCC-1.3V)]注假定 LVPECL 的最小差分输出摆幅为1200mV而 MAX3875 的输入灵敏度为 50mV 这样电阻网络的增益必须大于 50mV/1200mV 0.042。4求解上面的方程组我们得到 R1 182ΩR2 82.5ΩR3 294Ω (标准 1%阻值)VA 1.35V VB 3.11V 增益 0.147 ZIN 49Ω 。把LVPECL 输出与 MAX3875 输入通过该网络连接实测得VA 2.0VVB 3.13V。LVPECL 到 MAX3875 的直流耦合结构如图 3 所示。对于其它的 CML 输入最小共模输入电压和最小输入信号摆幅可能不同读者可根据上面的考虑计算所需的电阻值。图 3. LVPECL 与 CML 之间的直流耦合(MAX3875)2.CML 到 LVPECL 的连接CML 与 LVPECL 的连接需采用交流耦合(参见图4)。图 4. CML 与 LVPECL 之间的交流耦合3.CML 和 LVDS 间互连CML 与 LVDS 之间采用交流耦合方式连接(图5)。注意CML 输出信号摆幅应该在 LVDS 输入能够处理的范围以内。如果 LVDS 驱动器需要驱动一个 CML 接收器 可以采用图 6 所示的交流耦合方式。图 5. CML 与 LVDS 之间的交流耦合图 6. LVDS 与 CML 之间的交流耦合光特通信专注于光模块研发生产支持OEM/ODM定制集研发、销售与制造为一体的生产企业参考资料Interfacing Between LVPECL, CML, and LVDS Levels---Texas Instruments
