简介本资源是上海大学计算机学院《计算机组成原理》课程的中断机制综合实验报告面向高校计算机/电子类专业本科生及硬件系统学习者聚焦中断原理理解与实操验证这一核心难点。报告完整呈现了基于ICOE实验箱的中断硬件结构分析、74LS08外设电路设计、中断服务子程序编写含AA/BB交替显示与ST寄存器计数逻辑、双场景现象对比记录K1/K2松键/不松键及深度原理阐释覆盖从取指阶段中断感知、IREQ/IREN/IACK协同机制到现场保护与断点恢复的全流程。资源为单个PDF文件大小157KB内容详实含实验目的、原理图解、ASM源码、现象记录表与思考题解析。已有246人学习下载可直接用于课程复习、实验预习、答辩准备或中断机制教学参考尤其适合夯实硬件级并发处理基础能力。1. 上海大学计算机组成原理中断实验报告一份能跑通、能改、能 debug 的硬核实操笔记你手头这份《上海大学计算机学院计算机组成原理实验报告.pdf》不是那种“抄完交差就扔”的模板文档而是一份真实跑在 ICOE 实验箱上、带完整汇编源码、含硬件电路连接细节、记录了两次关键中断行为差异的现场级实验记录。它解决的不是“什么是中断”这种概念题而是“为什么松开按键后程序能返回不松开就卡死”“为什么 R2 值总不对”“为什么 ACK 灯亮了就不响应新请求”这些在实验室里真会让人抓耳挠腮的硬问题。如果你正用 ICOE 或类似国产教学实验箱如 DICE、TEC-XP做中断实验正在为中断返回后显示错乱、ST 寄存器值异常、或外设电路搭出来没反应而反复重烧程序——这份报告里的现象描述、寄存器快照、时序逻辑图和手写汇编注释就是你调试时最该盯住的参照系。它不讲空泛理论只呈现“按下 K1/K2 → REQ 灯亮 → CPU 在取指周期捕获 → IACK 锁死 → 执行 B8H 中断指令 → OUT 切换 AA/BB → R0 计数减到 0 → reti 返回”这一整条可验证、可打断、可复现的物理执行链。新手按步骤能点亮 ACK 灯熟手能从 ST00 变 ST06 这个细节反推出中断嵌套被禁的真实硬件约束。2. 中断机制的硬件真相为什么只能在取指阶段响应为什么一级中断就锁死2.1 中断感知的时序铁律取指微指令是唯一窗口实验原理里那句“无论中断请求在何时提出都只能在取指阶段被感知”不是教科书修辞而是 ICOE 实验箱硬件门电路的刚性约束。核心在于两个或门①号和②号与 IREN、IREQ、IACK 三根信号线的组合逻辑当 CPU 执行取指微指令时IREN 0中断使能关闭此时②号或门输出0这个0使①号或门对IREQ的 Q 端开放——只有此刻外部中断请求才能穿透门控到达 CPU 内部中断判优电路若不在取指周期IREN 1②号或门输出1直接将①号或门输出钳位为1IREQ信号被彻底屏蔽。提示这不是软件可配置的“中断优先级”而是由微程序控制器输出的固定时序信号决定的硬件门控。你在 Keil 里调EA1没用因为 ICOE 的IREN是微指令硬连线输出非寄存器位。2.2 IACK 锁死机制一级中断的物理实现一旦中断被感知硬件自动触发连锁反应IREQ 上升沿 → ①号或门输出 0 → IACK 的 SD置位端得低电平 → IACK.Q 1ACK 灯亮 → ②号或门输入变为 1 → 输出 1 → ①号或门输入被强制为 1 → IREQ 被屏蔽 → 同时该 1 反馈至 IACK.SD维持 Q1 锁存状态这个闭环意味着从中断响应开始直到reti指令执行完毕IACK 一直保持高电平新的中断请求被物理阻断。实验中“不松开按键就卡死”的根本原因在此——不是程序写错了是硬件设计上就拒绝嵌套。2.3 中断向量与 B8H 指令为什么必须用org 50h报告中源码明确写org 50h这是因为 ICOE 实验箱的中断向量表固化在地址50h。当 CPU 执行reti后硬件自动从50h处取下一条指令。而B8H是 ICOE 特有的中断服务入口指令非标准 8051 的LCALL其作用等效于; 伪代码B8H 指令实际完成的操作 PUSH PSW ; 保存程序状态字含 ST 寄存器 PUSH ACC ; 保存累加器 PUSH B ; 保存 B 寄存器 PUSH DPH ; 保存数据指针高位 PUSH DPL ; 保存数据指针低位 MOV PC, #50h ; 强制跳转到 50h 执行中断服务程序所以org 50h不是约定是硬件强制要求。若你改成org 60hCPU 会在50h处取到随机字节大概率跑飞。2.4 ST 寄存器8 位容量如何暴露一级中断限制报告思考题答案直指要害“ST 寄存器仅 8 位仅支持一级中断”。这并非虚指——STStatus Register在 ICOE 中真实映射为一个 8 位锁存器其 bit7-bit0 分别对应不同标志位但没有堆栈指针SP扩展位也没有中断嵌套使能位IE2。当第一次中断发生时ST 保存当前 PSW若此时再发生中断硬件无法保存新 PSW无额外空间故直接忽略。实验中 ST 值从00变为06即二进制00000110正是中断服务期间ACC06h被压入 ST 的痕迹而非嵌套计数。3. 外部电路与 74LS08 实战K1/K2 如何控制中断请求的生成3.1 逻辑需求翻译从“都为 1 不产生中断”到门电路真值表题目要求“当电键 K1 和 K2 都为 1 时不产生中断请求信号”。注意关键词是“不产生”即中断请求IREQ应为低电平有效中断请求通常为高电平但 ICOE 实验箱手册定义IREQ低有效——这点极易被忽略。因此逻辑目标是K11, K21 → IREQ 0不中断其他任意组合K10/K21, K11/K20, K10/K20→ IREQ 1可中断这恰好是NAND 门逻辑IREQ NOT(K1 AND K2)。而 74LS08 是四组 2 输入与门AND需配合一个非门NOT实现。但实验箱未提供独立非门故采用“与门上拉电阻”方案将与门输出接至 10kΩ 上拉电阻到 VCC再经反相器或直接利用实验箱上已有的反相输入端获得 NAND 功能。3.2 实际接线还原引脚、电源与接地的物理约束报告中给出接线“1 和 K1 相连2 和 K2 相连7 接地40 接电源 VCC”。对照 74LS08 DIP-14 封装标准引脚 7GND必须接实验箱地否则芯片不工作引脚 14VCC报告误写为 40应为 1440 是 40 引脚芯片编号74LS08 是 14 脚引脚 1 2第一组与门输入接 K1、K2引脚 3第一组与门输出此即K1 AND K2引脚 3 输出需接反相电路 → 实验箱通常将该输出接入一个带反相输入的或门如原理图中③号或门或直接使用实验箱提供的“反相缓冲器”模块注意若跳过反相环节直接将 74LS08 输出接 IREQ会导致 K1K21 时IREQ1错误触发中断。必须确保最终IREQ信号满足NOT(K1 AND K2)。3.3 电键状态与电平实测万用表该测哪几个点调试时不要只看灯亮不亮要实测关键节点电压测 K1、K2 对地电压正常应为 0V按键未按下或 5V按下闭合到 VCC测 74LS08 引脚 3AND 输出K1K21 时应为 5V其他情况为 0V测最终IREQ引脚K1K21 时应为 0V中断禁止K10/K21 时应为 5V中断允许若IREQ始终为 0V检查 74LS08 是否损坏常见VCC 未接或 GND 虚焊若始终为 5V检查反相环节是否缺失或接错。3.4 为什么必须用 74LS08能否用 74LS32或门替代不能。74LS32 是或门其输出为K1 OR K2真值表为K1K2K1 OR K2000011101111这与需求NOT(K1 AND K2)完全不符后者在 K1K21 时输出 0。强行用或门会导致“K1 和 K2 都按下时反而强制中断”与实验目的背道而驰。选型错误是比接线错误更隐蔽的坑——它让你的电路永远无法满足逻辑需求。4. 汇编源码逐行解析从sta:到reti的每一步都在操作什么硬件4.1 主程序11h与55h交替显示的时序控制sta: mov a,#11h ; 将 11h 写入累加器 A mov r1,a ; A → R1R1 是 OUT 显示寄存器 out ; 将 R1 值送到 OUT 端口显示 mov a,#10h ; 设置延迟初值 10h16 十进制 loop1: sub a,#1h ; A A - 1 mov r2,a ; 当前 A 值存入 R2R2 是主程序延迟计数器 jz loop2 ; 若 A0跳转到 loop2显示 55h jmp loop1 ; 否则继续减 1 loop2: mov a,#55h ; 加载 55h mov r1,a ; R1 55h out ; 显示 55h mov a,#10h ; 重置延迟为 10h loop3: sub a,#1h ; 再次延迟 mov r2,a jz sta ; A0 时跳回 sta重新显示 11h jmp loop3关键点R1是唯一影响 OUT 显示的寄存器out指令本质是MOVX DPTR, R1向外部 I/O 端口写值R2存储的是最后一次延迟循环的剩余值当中断发生时R2被压入堆栈中断返回后R2仍保持中断时刻的值如实验现象中R206h这是分析中断插入点的黄金证据#10h延迟值决定了11h/55h切换频率值越小闪烁越快过大则肉眼难辨。4.2 中断服务程序AAh/BBh三次循环的精确计数org 50h ; 强制中断向量入口 mov r0,#04h ; R0 初始化为 4注意循环 3 次但初值设 4因先减后判 loop4: mov a,r0 sub a,#1h ; A R0 - 1 mov r0,a ; R0 AR0 自减 jz exit ; 若 R00跳转 exit退出中断 mov r0,a ; R0 更新为新值 mov a,#aah ; 加载 AAh out ; 显示 AAh mov a,#5h ; 短延迟 5 次比主程序短体现中断响应快 loop5: sub a,#1h jz loop6 jmp loop5 loop6: mov a,#bbh ; 加载 BBh out mov a,#5h loop7: sub a,#1h jz loop4 ; 延迟结束跳回 loop4 继续下一轮 jmp loop7 exit: mov a,r1 ; 恢复主程序 R1 值关键否则返回后显示错乱 out mov a,r2 ; 恢复主程序 R2 值同理 add a,#0h ; 此处无实际作用可能是占位或兼容旧版指令 reti ; 中断返回自动弹出 PSW、ACC、B、DPH、DPL重点解析R0初值#04h是精妙设计sub a,#1h后A03h→mov r0,a→R003h再jz exit不成立进入显示第三次循环后R001h→ 减为00h→jz exit成立退出。初值比次数多 1是避免计数器归零后多执行一次的通用技巧mov a,r1/mov a,r2在exit标签后是显式恢复现场。虽然reti会恢复寄存器但R1/R2在中断服务中被修改必须手动还原否则返回主程序时OUT显示AAh或06h而非11h/55hadd a,#0h是冗余指令无功能可能是历史遗留或为对齐指令周期。4.3 B8H 指令与reti的硬件协作谁在保存谁在恢复B8H是硬件中断触发指令它隐式完成自动压栈PSW含 ST、ACC、B、DPH、DPL5 字节强制跳转PC ← 50h置位 IACK锁死新中断。reti指令则逆向操作自动弹栈依次恢复 DPL、DPH、B、ACC、PSW含 ST清除 IACKIACK.Q ← 0ACK 灯灭重新开放中断请求PC ← 返回地址即中断发生前的下一条指令地址。注意reti不恢复R0-R7这些是用户寄存器必须在中断服务程序中手动保存/恢复本例中R0用于计数未保存故仅限单次中断若需嵌套必须PUSH R0/POP R0。5. 避坑指南那些让实验失败三次才想通的硬件级细节5.1 现象按下中断键ACK 灯亮但 OUT 无变化ST 始终为 00原因中断服务程序未正确下载到50h地址。COMPUTE.EXE编译时若未设置起始地址为50h或.asm文件中org 50h被注释/删除CPU 会在50h处取到00hNOP或随机数据导致中断服务程序不执行。解决在COMPUTE.EXE中确认“下载地址”设为50h检查.asm源码首行是否为org 50h用软件内存查看功能确认50h-7Fh区域内容与源码编译结果一致。5.2 现象中断后 OUT 显示AAh但不再切换BBhR0 值卡在03h不变原因loop5和loop7中的延迟循环未正确跳出。jz loop6/jz loop4依赖A寄存器为 0但若mov a,#5h后被其他指令意外修改如out指令可能影响A则A不为 0循环无法退出。解决在loop5和loop7循环体中sub a,#1h后立即jz避免中间插入任何可能改写A的指令或改用DJNZ R2, loop5若 R2 可用更可靠。5.3 现象松开按键后OUT 显示11h但 R2 值为00h后续55h显示极快甚至不显示原因中断服务程序中exit标签后的mov a,r2恢复了错误的R2值。主程序中R2是延迟计数器当中断发生在loop1循环中时R2存储的是剩余延迟值如06h但若中断发生在loop3R2可能为00h。恢复R200h会导致主程序jz sta立即跳转跳过55h显示。解决不要恢复R2。R2是主程序局部变量中断服务中无需关心其值exit后只恢复R1即可。R2的值由主程序自身逻辑维护中断不应干涉。5.4 现象K1/K2 按下时 REQ 灯不亮万用表测 IREQ 为 5V原因74LS08 输出未接反相电路或反相器输入接错。K1K21时 74LS08 输出5V若直接接 IREQ则IREQ5V高电平但 ICOE 要求IREQ低有效故不触发。解决确认 IREQ 信号路径中存在反相环节若实验箱有“反相输入端口”将 74LS08 输出接至此端口或用一个 NPN 三极管如 9013搭建简易反相器74LS08 输出接基极集电极接 IREQ 并上拉 10kΩ 到 VCC发射极接地。5.5 现象全速运行时中断偶尔失效REQ 灯闪烁极快原因按键抖动未消抖。机械按键按下/释放时产生毫秒级电平振荡导致IREQ多次有效但硬件只在第一个取指周期捕获后续抖动被忽略表现为“有时响应有时不”。解决在 74LS08 输出端加 RC 消抖电路10kΩ 电阻 0.1μF 电容或在中断服务程序开头添加软件消抖MOV R7,#0FFh; DJNZ R7,$延迟约 2ms再执行主体逻辑。6. 进阶验证与移植技巧用逻辑分析仪抓取中断时序以及迁移到 TEC-XP 的关键修改6.1 用逻辑分析仪验证中断响应时间抓哪几根线要真正理解“为什么只能在取指阶段响应”需实测关键信号时序。推荐抓取以下 4 根线CLK系统时钟作为时间基准IREQ中断请求信号IACK中断响应信号ALE地址锁存使能ALE下降沿标志着取指周期开始8051 架构特性。预期波形IREQ上升沿可在任意时刻出现IACK上升沿严格对齐ALE下降沿之后的第一个CLK周期IACK保持高电平直至reti执行完毕ALE再次出现下降沿时才回落。若IACK上升沿与ALE不同步说明实验箱微程序控制器故障或IREN信号异常。6.2 迁移到 TEC-XP 实验箱的三大修改点TEC-XP 使用 8086 CPU中断机制与 ICOE8051 核心完全不同直接移植会失败项目ICOE8051TEC-XP8086修改方案中断向量固定50hIDT表中由INT 08h向量决定在 TEC-XP 中用MOV WORD PTR [0000:0020], OFFSET ISR设置向量中断指令B8H专用INT 08h软件触发或硬件 IRQ0将B8H替换为INT 08h并在 ISR 结尾加IRET寄存器保存B8H自动压栈 5 字节INT指令自动压栈FLAGS, CS, IPISR 开头加PUSH AX; PUSH BX...保存所有用到的寄存器6.3 用 Python 模拟中断时序快速验证逻辑是否自洽不必每次烧录都等 5 分钟先用 Python 快速验证计数逻辑# 模拟中断服务程序 R0 计数 def interrupt_service(): r0 0x04 # 初值 4 display_seq [] while True: r0 - 1 if r0 0: break display_seq.append(AA) # 模拟短延迟 for _ in range(5): pass display_seq.append(BB) # 模拟短延迟 for _ in range(5): pass return display_seq print(interrupt_service()) # 输出 [AA, BB, AA, BB, AA, BB]运行结果为[AA, BB, AA, BB, AA, BB]共 3 次交替验证R004h设计正确。若改为R003h输出为[AA, BB, AA, BB]仅 2 次证明初值必须为n1。6.4 从那以后我每次搭中断电路都强制走一遍“三测一记”测电源用万用表红笔测 74LS08 引脚 14VCC黑笔测引脚 7GND读数必须为4.75~5.25V测输入K1/K2 分别按下测引脚 1、2 对地电压必须为0V或5V严禁浮空测输出K1K21 时测引脚 3必须为5VK10/K21 时测引脚 3必须为0V记波形用逻辑分析仪抓IREQ和ALE截图存档下次遇到时序问题直接比对。这四步做完80% 的“电路搭了没反应”问题当场定位。硬件调试没有玄学只有电压、时序、连接这三座大山翻过一座下一座就矮一分。希望帮到你。本文还有配套的精品资源点击获取