基于MC13145/46芯片组的FSK全双工无线数据链路设计与实现

1. 项目概述与核心价值

在嵌入式系统和物联网设备开发的早期阶段，构建一个稳定、可靠且成本可控的无线数据链路，往往是项目成败的关键。尤其是在那些对实时性、功耗和成本都有严格要求的应用场景里，比如工业传感器网络、远程遥控设备或者早期的智能家居节点，直接选用现成的Wi-Fi或蓝牙模块可能并不总是最优解。这时候，从底层开始设计一个定制化的射频链路，就成了一项极具挑战性但也充满成就感的任务。

今天要分享的，就是基于摩托罗拉（现恩智浦）经典的MC13145/46芯片组，在902-928MHz ISM频段上实现一个中速率、全双工无线数据链路的完整设计过程。这个频段的最大优势在于无需申请许可证，只要符合FCC Part 15等法规对发射功率和频谱使用的限制，就可以自由使用，极大地降低了产品的准入门槛和合规成本。我们瞄准的是5 kbit/s到100 kbit/s这个“中速率”区间，它完美填补了低速遥控和高速流媒体之间的空白，适用于传输传感器数据、控制指令或经过压缩的语音信号。

整个设计的核心思路，是采用频移键控（FSK）这种调制方式。简单来说，就是用两个不同的射频频率来分别代表数字信号“0”和“1”。相比于简单的幅度键控（ASK），FSK的抗噪声能力要强得多，因为它对信号的幅度变化不敏感，而信道中的噪声和衰减主要影响的就是幅度。这就好比在嘈杂的房间里，你改变说话的音调（频率）比改变音量（幅度）更容易让对方听清。为了实现双向同时通信，我们采用了全双工（Full Duplex）架构，这意味着设备可以像打电话一样，同时进行发送和接收，从而最大化链路的有效带宽和响应速度。

这套方案的技术价值，不仅在于它提供了一个可工作的硬件参考设计，更在于它完整地揭示了在射频链路设计中必须面对的工程权衡：如何在数据速率、通信距离、功耗、成本以及抗干扰能力之间找到最佳平衡点。接下来，我将从系统架构拆解开始，一步步带你走完这个设计。

2. 系统架构与核心芯片选型解析

设计一个无线链路，第一步永远是确定系统架构。这就像盖房子前先画好蓝图，每一个决策都会深远地影响后续所有环节的实现难度和最终性能。

2.1 单工、半双工还是全双工？

这是架构层面的首要抉择。原文中已经做了清晰的对比，这里我结合自己的实战经验再深入聊聊。

• 单工（Simplex）：单向通信，如遥控器。优点是结构最简单，成本最低，只需要一套发射机和接收机。但它的致命弱点是无法确认数据是否被正确接收，只能依靠重复发送来碰运气。在干扰严重的ISM频段，这会导致有效数据率极低，可靠性差，基本只适用于对可靠性要求不高的单向控制场景。
• 半双工（Half Duplex）：双向通信，但不能同时进行，像对讲机。它比单工多了确认机制，能有效利用带宽，但“一问一答”的模式会引入通信延迟。在需要频繁交互的系统中，这个延迟可能无法接受。
• 全双工（Full Duplex）：双向同时通信，像电话。这是性能最强的模式，能提供最高的有效带宽和最低的延迟。当然，复杂度也最高，需要两套完整的射频前端（发射和接收）在同一个设备上同时工作，并且要解决自身发射信号对接收机的干扰（即收发隔离问题）。

对于目标为57.6 kbit/s的中速率数据通信，并且追求高效可靠的交互，全双工架构是更务实的选择。虽然它增加了BOM成本和设计复杂度，但带来的性能提升和协议设计的简化（无需复杂的时分复用调度）是值得的。

2.2 调制方式：为什么是FSK？

确定了双向通信，接下来要决定如何把数字信号“装载”到射频载波上。原文提到了ASK和FSK。

• ASK/OOK：通过载波的有无或幅度大小来传递信息。它的电路可以做得极其简单，成本最低。但它的抗干扰能力是硬伤。任何导致信号幅度变化的因素（如距离变化、物体遮挡、多径效应）都会直接导致误码。在开放的ISM频段，各种未知的射频噪声和干扰无处不在，ASK链路非常脆弱。
• FSK：通过载波频率的偏移来传递信息。接收端只需要检测频率变化，对幅度波动不敏感，因此具有天生的抗幅度干扰优势。虽然电路比ASK复杂，但集成化的FM收发芯片（如MC13145/46）已经将大部分复杂度封装起来，留给设计者的主要是外围匹配电路。

因此，选择FSK是追求可靠通信的必然结果。MC13146作为发射器，其内部的VCO（压控振荡器）可以直接被数据电压调制，产生FSK信号；MC13145作为接收器，则通过其独特的“无线圈解调器”（本质上是一个锁相环）来检测频率变化，还原出数据。

2.3 核心芯片组：MC13145, MC13146 & MC33411

这套芯片组是摩托罗拉为低功耗、单芯片FM收发应用量身定做的，三者搭配使用能形成一个非常紧凑的解决方案。

1. MC13146 低功耗发射器：它的核心是一个集成的VCO和功率放大器（PA）。设计时，我们通过外部LC谐振回路（L10, C63, C64）来确定其中心振荡频率。数据信号通过一个变容二极管（D3）直接加载到VCO的调谐端，实现直接转换（Direct Conversion）FM调制。这意味着数据电压直接改变了振荡频率，结构简单，没有镜像频率干扰问题。其输出功率可通过一个外部电阻（R13）进行调节，以满足法规要求（本例中约为-2 dBm）。

2. MC13145 低功耗接收器：这是一个超外差接收机。信号经过LNA（低噪声放大器）放大后，先与第一本振混频，产生一个73.7 MHz的第一中频（IF）。然后再与来自MC33411的63 MHz第二本振混频，得到10.7 MHz的第二中频。经过两级陶瓷滤波器（CF1, CF2）进行邻道选择性滤波后，送入其核心的“无线圈解调器”进行FM解调，最终输出恢复的基带数据信号。这种双中频结构提供了出色的镜像抑制和选择性。

3. MC33411 基带处理器：这是整个系统的“大脑”和“频率合成器”。它内部包含两个完整的锁相环（PLL），分别用于生成发射和接收通道所需的本地振荡器（LO）信号。此外，它还集成了模拟音频处理通道（在本数据链路中未使用）、接收信号强度指示（RSSI）电路，以及一个三线SPI接口，用于MCU对其内部寄存器进行配置，例如设置信道频率、调整增益等。

实操心得：芯片组协同工作的关键使用这套芯片组时，最关键的一点是理解MC33411为MC13145和MC13146提供了精准且可编程的时钟源。发射频率和接收本振频率都是由MC33411的PLL产生的，并通过简单的调谐电压（VTUNE）控制变容二极管进行微调。这意味着整个系统的频率稳定度和信道切换能力，都依赖于MC33411的参考晶体（Y1，11.2MHz）和PLL环路滤波器的设计。环路滤波器的带宽（由R、C值决定）需要在锁定速度、相位噪声和抑制参考杂散之间做出权衡。

3. 射频链路关键参数设计与计算

有了芯片和架构，接下来就要进行“定量”设计。射频设计最忌讳凭感觉，每一个参数背后都需要计算和权衡。

3.1 峰值频偏与射频带宽的设定

这是FSK系统设计的核心。峰值频偏（Peak Deviation）指的是代表“1”或“0”的载波频率相对于中心频率的最大偏移量。它直接决定了信号占据的频谱宽度和抗噪声能力。

原文给出了一个非常实用的经验公式作为起点：峰值频偏 = (2 × 频率误差) + 比特率

• 频率误差：由参考晶振的精度决定。例如，使用±10 ppm精度的11.2 MHz晶振，在915 MHz频点，频率误差 = 915 MHz × 10e-6 = 9150 Hz。
• 比特率：我们的目标数据率，57.6 kbit/s。

代入计算：峰值频偏 = (2 × 9150 Hz) + 57600 Hz = 75900 Hz ≈ 76 kHz。

这个值确保了在最坏的频率误差情况下，两个代表“0”和“1”的频率点仍然能被清晰地区分开。

确定了峰值频偏（我们取整为80 kHz），接下来估算所需的射频带宽（RF Bandwidth）。这里使用卡森规则（Carson‘s Rule）的修正版：RF带宽 ≈ 2 × (峰值频偏 + (3 × 比特率 / 2))代入计算：RF带宽 ≈ 2 × (80k + (3 × 57.6k / 2)) = 2 × (80k + 86.4k) = 332.8 kHz。

因此，我们需要将接收通道的带宽设计在330 kHz左右。这体现在接收机中，就是第二中频的10.7 MHz陶瓷滤波器（CF1， CF2）需要选择330 kHz带宽的型号。带宽过窄会滤除信号的高次谐波，导致数字波形失真，增加误码；带宽过宽则会放入更多的信道噪声和邻道干扰。

3.2 信道规划与频率合成

为了实现多信道工作和全双工，需要进行细致的频率规划。原型机设计了5个信道（0-4），信道间隔为500 kHz。

• 发射/接收频率差：为了实现全双工，同一对话中的两台设备必须在不同的频率上收发，以避免自干扰。本例中，这个差值固定为21.9 MHz。例如，对于信道2，手持端（Handset）发射频率为925.9 MHz，基座端（Baseset）发射频率为904.0 MHz，两者相差21.9 MHz。这样，每台设备的接收机都调谐在对方的发射频率上。
• 本振频率：接收机第一混频器需要将902-928 MHz的信号下变频到73.7 MHz的第一中频。因此，第一本振（LO1）频率 = 接收频率 - 73.7 MHz。这个LO1信号由MC13145内部的VCO产生，并由MC33411的PLL控制。
• 第二本振：固定的63 MHz信号由MC33411产生，用于将73.7 MHz的第一中频进一步下变频到10.7 MHz的第二中频。

注意事项：镜像频率干扰在超外差接收机中，镜像频率（Image Frequency）是一个关键干扰源。它是这样一个频率：镜像频率 = 接收频率 ± 2 × 第一中频。对于本例，如果接收频率是904 MHz，第一中频是73.7 MHz，那么镜像频率就是904 + 2×73.7 = 1051.4 MHz。必须在接收机前端（LNA之前）使用滤波器（如图中的CF3， CF4）来强烈抑制这个频率的信号，否则远端的强信号可能会混入中频通道，造成干扰。

3.3 数据编码：为什么选择AMI？

直接转换FM调制有一个固有的限制：它无法传输直流（DC）或接近直流的低频信号。因为锁相环（PLL）式的解调器会将缓慢的频率变化视为载波偏移并进行跟踪校正，从而“滤除”了低频信息。

我们的数字数据流中很可能出现长串连续的“0”或“1”，这相当于一个直流分量，会导致解调失败。因此，必须在数字域对原始数据进行编码（Encoding），确保其频谱中没有直流分量，并且有足够的电平跳变以供接收端恢复时钟。

原文选择了交替传号反转（AMI）编码。它的规则是：

• 遇到“0”，输出0电平。
• 遇到“1”，输出交替的正脉冲（+V）或负脉冲（-V）。

例如，数据流1 0 1 1 0 1的AMI编码可能是+V， 0， -V， +V， 0， -V。

AMI编码的优势：

1. 无直流分量：正负脉冲交替，长期平均电压为零，完美解决了直流传输问题。
2. 时钟恢复：即便在长串“0”时没有边沿，但在“1”出现时，其边沿（从0到±V）可以用于恢复时钟。对于像RS-232这样的异步数据（每个字节都有起始位和停止位，保证至少有一次跳变），这通常是足够的。
3. 实现简单：可以用一个T触发器和三态门轻松实现，硬件开销极小。

它的缺点是抗噪声能力不如更复杂的编码（如曼彻斯特编码），但在本系统给定的中速率和FSK调制下，其性能是完全可以接受的。

4. 硬件电路设计与实现细节

现在，我们深入到原理图层面，看看各个关键电路是如何实现的，以及元件选型背后的考量。

4.1 发射机电路（MC13146）详解

参考原理图（图4），发射机的核心是MC13146及其外围的VCO谐振电路。

1. VCO与调制电路：

   • L10、C63、C64构成了决定振荡频率的并联谐振回路（科尔皮兹结构）。C63/C64的比值决定了反馈量，影响起振条件和输出功率。
   • 关键设计点：变容二极管调谐。这里使用了两个变容二极管（D2， D3）。D2通过R20连接到MC33411提供的信道调谐电压（VTUNE），用于粗调VCO的中心频率到目标信道。D3则通过R19、C78连接到发射数据（TXD）信号，用于实现FSK调制。数据电压的变化会改变D3的结电容，从而微调VCO频率，产生频偏。
   • C75串联在数据路径上，它与变容二极管结电容共同决定了调制灵敏度（kHz/V）。需要根据所需的峰值频偏（80 kHz）和数据信号的电压摆幅（设计为800 mVpp）来计算和调整C75的值。R21和R17构成的分压器用于将数据信号调整到合适的电平。

2. 功率放大器（PA）与匹配：

   • MC13146内部的PA输出需要通过网络（C69， L9）进行共轭匹配，以将最大功率传输到天线。C68是隔直电容。
   • 一个重要的实战技巧：输出匹配网络（L11， C72）并非设计为标准的50欧姆匹配。原文明确指出，这是为了在功率传输效率和PA稳定性之间取得折衷。当天线阻抗因环境变化（如人体靠近）而剧烈波动时，标准的50欧姆匹配点可能使PA进入不稳定区域，甚至自激振荡。因此，有意地“失配”一点，牺牲少量输出功率，换来在整个工作条件下PA的绝对稳定，是更稳健的做法。输出功率最终通过R13调整为约-2 dBm，以满足FCC低功率限制。

4.2 接收机电路（MC13145）详解

接收机电路（图5）更为复杂，目标是最大化灵敏度、选择性和动态范围。

1. 前端滤波与低噪声放大器（LNA）：

   • 天线信号首先经过由CF3、CF4、CF5和PCB传输线构成的双工器（Duplexer）。它的作用是分离发射和接收信号，并抑制发射机泄漏到接收机的强信号（提高收发隔离度）以及镜像频率干扰。
   • L5和C6、C9、L4等元件构成了LNA的输入输出匹配网络，目标是实现最佳噪声系数（NF），从而获得最高的接收灵敏度。
   • C10是混频器输入的隔直电容。

2. 混频器与中频滤波：

   • 第一混频器将射频信号与第一本振（由MC13145内部VCO产生，受MC33411控制）混频，产生73.7 MHz第一中频。变压器T1完成了平衡-不平衡转换（Balun）和阻抗匹配。
   • 第二混频器由MC13145内部提供，将73.7 MHz与MC33411产生的63 MHz第二本振混频，得到10.7 MHz第二中频。
   • 核心滤波器件：CF1和CF2是两个中心频率为10.7 MHz、带宽为330 kHz的陶瓷滤波器。它们共同决定了接收机的通道选择性和带宽，只允许目标信道附近的信号通过，滤除邻道干扰和噪声。

3. 解调与数据恢复：

   • 10.7 MHz的中频信号经过限幅放大后，送入MC13145的“无线圈解调器”（一个集成的PLL鉴频器）进行FM解调，输出恢复的模拟基带信号（即AMI编码的波形）。
   • R3和C25构成了一个简单的RC网络。R3用于将解调器输出的电流信号转换为电压信号，并调整幅度至约800 mVpp。C25则设置了一个高频转折点，用于滤除解调过程中产生的高频噪声，其值需要足够大，以保证至少300 kHz以下的信号成分（对应我们的数据率）不被衰减。
   • R4， R5， R6和C32设置了无线圈解调器的环路滤波器响应。这个滤波器的低频截止频率至关重要，它决定了系统能解调的最低数据速率（即最低频率分量）。如果这个频率设得太高，低频的AMI信号会被滤掉；设得太低，则PLL锁定时间变长，且可能引入过多相位噪声。对于支持低至9600 bit/s的数据率，需要仔细计算这个RC值。

4.3 基带与控制电路（MC33411）详解

MC33411（图6）是系统的指挥中心，其外围电路相对规整，但设计要点不容忽视。

1. 参考时钟与PLL环路滤波：

   • Y1（11.2 MHz晶体）、C83、C84构成皮尔斯振荡器，为整个系统提供频率基准。晶体的精度（±10 ppm）直接决定了全系统的频率精度。
   • L12和C92与芯片内部的可调电容共同构成63 MHz第二本振的谐振回路。
   • PLL环路滤波器（C91， C105， C104， R28， R29）是频率合成器稳定性的生命线。其参数根据MC33411数据手册提供的公式计算。对于接收PLL，选择了45度的相位裕量（Qp=45°），K因子为6，Wp为6280弧度/秒；对于发射PLL，选择了55度相位裕量，K因子为12，Wp为314弧度/秒。这些选择是在锁定速度、相位噪声和参考杂散抑制之间权衡的结果。最终，R2（图中未明确，应是滤波器中的某个电阻）需要通过实验微调以获得最佳性能。

2. 数字接口与控制：

   • DATA， DCK， ENB引脚构成了一个三线SPI接口，用于MCU配置芯片的所有内部寄存器（如信道频率、音频通道增益、滤波器设置等）。
   • 重要提示：在射频数据收发期间，应保持SPI接口的静态（无电平变化），因为快速切换的数字信号会产生高频噪声，可能通过电源或空间耦合干扰敏感的射频电路，导致接收灵敏度下降或发射频谱变差。

5. 数字接口与数据编解码实现

射频部分完成了信号的“搬运”，数字部分则要负责数据的“包装”和“拆包”，确保信息被正确识别。

5.1 RS-232发送端：AMI编码生成

PC通过RS-232串口发送的是异步串行数据，包含起始位、数据位、停止位，其时钟信息隐含在数据流中。我们不能直接用它去调制射频，因为需要先恢复出同步时钟，再进行AMI编码。

1. 时钟恢复与数据重定时：如图7所示，使用一个16倍于波特率的系统时钟对RS-232的TXD信号进行过采样。通过检测数据边沿（上升沿/下降沿），并利用过采样时钟进行判决，可以重新生成一个与数据位中心对齐的、干净的同步时钟（CLK）和重定时数据（DATA）。
2. AMI编码电路：
   • T触发器：每个时钟上升沿，如果输入数据为‘1’，则T触发器的输出状态翻转一次（从高到低或从低到高）。这产生了交替的‘+1’和‘-1’状态。
   • 三态缓冲器：当数据为‘1’时，它将T触发器的输出（高或低电平）传递出去；当数据为‘0’时，它输出高阻态。
   • 上拉/下拉电阻网络：在三态缓冲器的输出端，接一个上拉电阻到Vcc和一个下拉电阻到GND。这样，当输出高阻态（代表‘0’）时，输出电压被电阻分压到中间电平（如0.4V）；当输出高电平（代表‘+1’）时，电压接近Vcc（如0.8V）；当输出低电平（代表‘-1’）时，电压接近GND（如0V）。从而产生了AMI编码所需的三电平信号（0V， 0.4V， 0.8V）。
   • 非线性补偿：原文特别提到一个实践中的坑。由于用于调制的变容二极管（D3）在低反向偏压时电容变化非线性严重，导致调制线性度差。解决方案是调整AMI的电平，将中间电平从0.4V改为0.3V，高电平保持0.8V。这个小改动至关重要，它补偿了二极管的非线性，确保了发射的FSK信号频偏与数据电压成良好线性关系，避免了在接收端引入直流分量。

5.2 RS-232接收端：数据与时钟恢复

接收机解调输出的是带有未知直流偏置的AMI三电平模拟信号。我们需要将其还原为数字信号。

1. 直流去除与窗口比较：

   • 首先，通过一个电容（AC耦合）去除信号的直流分量，并将其偏置到一个稳定的参考电压VB上。VB可以从MC33411的VB引脚获取，以确保稳定性。
   • 然后，使用一个窗口比较器。它有两个阈值：高阈值VH和低阈值VL。当信号电压在VL和VH之间时，输出为‘0’；当电压高于VH时，输出为‘+1’；当电压低于VL时，输出为‘-1’。
   • 阈值设置的艺术：VH和VL的差值决定了噪声容限。理论上，对于一个理想的0.8Vpp方波，最佳点是VH-VL = 0.267V；对于一个理想的正弦波，则是0.4V。实际信号介于两者之间，需要通过实验调整，在抗噪声和避免误判之间找到最佳点。

2. “毛刺”处理与时钟恢复：

   • 由于AMI信号在‘+1’和‘-1’之间切换时，会经过‘0’电平，而比较器和信号边沿都不是理想的，这会在比较器输出端产生短暂的‘0’脉冲毛刺。
   • 两种策略：
     • 策略一：利用毛刺。将这些毛刺作为额外的时钟边沿，用于更频繁地同步接收时钟。但这要求毛刺宽度相对稳定，而实际上它受信号谐波成分影响，可能不稳定。
     • 策略二：滤除毛刺。通过一个简单的数字滤波器（如一个短延时和逻辑门）来消除这些毛刺，只从真正的数据‘0’到‘1’或‘1’到‘0’的跳变中恢复时钟。这对于RS-232这类每个字节都有起始位跳变的数据流是可行的，但在长串‘1’（AMI编码下是连续交替）的空闲期，时钟可能失步。
   • 原型机采用了第二种更稳定的策略。对于需要绝对时钟稳定的场景，可以考虑使用更复杂的编码如HDB3，它通过规则破坏连续长‘0’，保证数据流中有足够的跳变。

3. 过采样与抗干扰：在恢复出时钟和数据后，可以使用数字过采样技术（例如用16倍于比特率的时钟对数据位进行多次采样，取多数值作为最终结果）来进一步抑制突发噪声引起的误码。

6. 系统调试、测试与实战经验

纸上得来终觉浅，绝知此事要躬行。射频电路的调试离不开仪器和反复的迭代。

6.1 调试流程与仪器

1. 电源与静态检查：首先确保所有电源电压正确，芯片无异常发热。用万用表测量MC33411给MC13145/46提供的VTUNE调谐电压是否在合理范围（通常1-3V）。
2. 发射机调试：
   • 频谱分析仪是关键。连接探头到发射机输出端（最好通过一个衰减器）。
   • 校准中心频率：通过SPI将发射机设置到指定信道（如信道2：925.9 MHz）。微调VCO谐振回路的电感L10（如果是可调电感）或电容C63，使频谱仪上看到的载波频率尽可能接近目标值。然后观察MC33411提供的VTUNE电压，它应该在1V左右（对于信道2），这表明PLL已锁定。
   • 校准调制频偏：给TXD输入一个方波信号（例如19.2 kHz，对应半比特率）。用频谱仪观察发射频谱，你会看到两个明显的谱线，其间隔就是2倍峰值频偏。调整R21/R17分压比或C75的值，直到测得的频偏达到设计的80 kHz。
   • 检查输出功率与频谱纯度：确认输出功率符合设计（-2 dBm），并观察频谱是否有异常的杂散或相位噪声边带。
3. 接收机调试：
   • 信号发生器与误码率测试仪。用信号发生器模拟一个干净的FSK信号（中心频率为接收频率，频偏80 kHz，数据率为57.6 kbit/s的伪随机序列），注入接收机天线端口。
   • 检查中频与解调：用示波器在MC13145的解调输出引脚（FMED）观察波形。应能看到清晰的、幅度约800 mVpp的AMI三电平信号。调整R3可以改变输出幅度。
   • 灵敏度测试：逐步降低信号发生器的输出功率，直到误码率测试仪显示误码率开始显著上升（例如达到1e-3）。此时的输入功率即为接收灵敏度，通常MC13145在10.7 MHz中频下可以达到-110 dBm量级的优秀灵敏度。
   • 选择性测试：将信号发生器频率偏移到相邻信道（±500 kHz），逐步增大其功率，观察对主信道误码率的影响。这可以验证陶瓷滤波器的性能。

6.2 常见问题与排查技巧

以下是我在类似项目中踩过的一些坑和解决方法：

6.3 性能实测与场景评估

按照上述设计构建的原型机，在实测中表现如何？

• 开阔地视距通信：使用橡胶天线，在干扰最小的环境下，可靠通信距离可以达到约1200英尺（约365米）。这完全满足大多数消费类应用的需求。
• 室内复杂环境：在典型的家庭室内环境中，由于墙壁和家具的遮挡与反射（多径效应），可靠通信距离下降至约300英尺（约90米）。但在这个范围内，传输57.6 kbit/s的数据流依然非常稳定。
• 抗干扰测试：最大的挑战来自同频段设备，如900 MHz无绳电话。即使电话待机，其手机会定期向基站发送信号，如果距离原型机太近，会严重干扰通信。这凸显了在ISM频段工作必须考虑“共存”问题。一个健壮的产品需要增加“空闲信道评估（CCA）”功能，在通信前扫描并选择最干净的频道，甚至在通信中持续监测干扰，必要时自动切换信道。
• 文件传输测试：使用Z-modem协议传输大文件（如1MB），在室内环境下，通常只需要0-1次重传或重试请求，有效数据传输率非常接近无线链路的理论速率57.6 kbit/s。

7. 总结与演进思考

回顾整个基于MC13145/46的无线数据链路设计，它是一套非常经典且实用的中速率FSK解决方案。其价值在于提供了一个从理论分析、参数计算、电路实现到调试测试的完整范例。

这套方案的核心优势在于高集成度和清晰的信号链路。MC13145/46/33411芯片组将FM收发和频率合成的核心功能都集成起来，大大降低了分立元件设计的难度和不确定性。而直接转换发射和超外差接收的架构，在性能和复杂度之间取得了很好的平衡。

然而，技术总是在演进。今天，当我们面临类似的设计需求时，可能会有更多选择：

1. 更高集成度的单芯片收发器：如TI的CC1101， Silicon Labs的Si443x系列等。它们将射频前端、调制解调、数据包处理甚至MCU都集成在一颗芯片里，外围电路更简单，且通常支持更先进的调制方式（如GFSK）和自动协议处理。
2. 转向2.4 GHz频段：虽然2.4 GHz频段更拥挤，但全球通用性更好，且有大量成熟、廉价的模块（如nRF24L01+）可供选择，开发速度更快。
3. 数字化的SDR方案：对于需要高度灵活性的应用，软件定义无线电（SDR）平台结合高速ADC/DAC和FPGA，可以在同一硬件上通过软件实现不同的调制方式、带宽和协议。

那么，在什么情况下，今天仍然值得采用这种“经典”的分立设计方案呢？我认为有几个场景：

• 教育学习与深度定制：如果你想真正吃透FSK无线通信的每一个环节，从VCO谐振回路到PLL环路滤波，从AMI编码到时钟恢复，亲手调试这样一个系统是无与伦比的学习过程。
• 极致的BOM成本控制：在超大规模量产中，每一分钱都至关重要。虽然现代集成模块很便宜，但对于某些定制的、功能极简的应用，精心优化后的分立方案在成本上可能仍有优势。
• 特殊的性能或频段要求：如果你的应用必须使用902-928 MHz以外的特定ISM频段，或者对功耗、线性度有极其特殊的要求，可能找不到合适的现成模块，这时就需要从芯片级开始定制。

最后，无论选择哪种方案，这套设计中所蕴含的系统工程思维——在数据速率、带宽、功耗、成本、抗干扰性之间反复权衡，以及对每一个参数进行定量计算和实验验证的方法——是永远不会过时的。它提醒我们，可靠的无线通信从来不是简单地连接几个模块，而是对电磁波、半导体和数字逻辑之间复杂舞蹈的深刻理解和精心编排。